PCB板中的电磁兼容详解！
层数的选择
单板由电源层、地层和信号层组成；层数也就是他们各自的数量总和。根据单板的电源、地的种类、信号线的密集程度、信号频率、特殊布线要求的信号数量、周边要素、成本 价格等方面的综合因素来确定单板的层数。要满足EMC的严格指标并且考虑制造成本，适当增加地平面是PCB的EMC设计最好的方法之一。
单板电源的层数由电源的种类、数量决定。对于单一电源供电的PCB，只需一个电源平面；对于多种电源，如需互不交错，可考虑采取电源层分割；对于电源互相交错的单板，需要多种电源供电，且互相交错，则必须考虑采用两层或两层以上的电源平面。
通常来说，信号层数的确定由单板的功能决定。大多数有经验的CAD工程师通常由EDA软件提供布局、布线密度的参数报告，再结合板级工作频率、特殊布线要求的信号数量以及单板的性能指标与成本承受能力，来确定单板的信号层数。对信号层而言,除了考虑信号线的走线密集度外,从EMC的角度，需要考虑关键信号（如时钟、复位信号等）的屏蔽或隔离来确定是否增加单板层数。
单面板和双面板虽然制造简单、装配调试方便,但只适用于一般电路要求,不适用于高组装密度或复杂电路的场合。尤其是高速数字电路、数模混合电路的PCB。由于没有好的参考平面,环路面积增大而使辐射增强,平行走线也不可避免。就EMC 要求而言,如果成本允许,在PCB设计时尽量不选择单面板或双面板。
层的布局
PCB 的层排列也是有原则的,合理排列各层对PCB的抗干扰能力十分有益。PCB 设计中层排列的一些基本原则如下。
①将电源平面与地平面相邻。这样可形成耦合电容，并与PCB板上的去耦电容一起降低电源平面的阻抗，同时获得较宽的滤波效果。
②参考面的选择应优选地平面电源、地平面均能用作参考平面，且有一定的屏蔽作用。但从屏蔽角度考虑，地平面一般均作接地处理，并作为基准电平参考点，其屏蔽效果远远优于电源平面。
③相邻层的关键信号不跨分割区。否则将形成较大的信号环路，产生强的辐射和敏感度问题。
④元件面下面有相对完整的地平面对多层板必须尽可能保持地平面的完整，通常不允许有信号线在地平面上走线。当走线层布线密度太大时，可考虑在电源平面的边缘走线。
⑤高频、高速、时钟等关键信号有一相邻地平面这样设计的信号线与地线间的距离仅为线路板层间的距离，高频电路将选择环路面积最小的路径流动，因此实际的电流总在信号线正下方的地线流动，形成最小的信号环路面积，从而减小辐射。
⑥在高速电路设计中，避免电源平面层向自由空间辐射能量在这样的设计中，所有的电源平面必须小于地平面，向内缩进20H（H指相邻电源、地平面间的介质厚度）。为了更好地实行20H规则，就要使电源和地平面间的厚度最小。
多层印制板的布局一般原则：
①电源平面应靠近接地平面, 并且安排在接地平面之下。
② 布线层应安排与整块金属平面相邻。
③ 把数字电路和模拟电路分开, 有条件时将数字电路和模拟电路安排在不同层内。如果一定要安排在同一层, 可采用开沟、加接地线条、分隔等方法补救。模拟的和数字的地、电源都要分开, 不能混用。数字信号有很宽的频谱, 是产生干扰的主要来源。
④在中间层的印制线条形成平面波导, 在表面层形成微带线, 两者传输特性不同。
⑤时钟电路和高频电路是主要的干扰和辐射源, 一定要单独安排、远离敏感电路。
⑥不同层所含的杂散电流和高频辐射电流不同, 布线时, 不能同等看待。
多层印制板设计中有两个基本原则用来确定印制线条间距和边距：
20－H原则 为减小印制板向空间辐射电磁能量这个效应，在地线层的边缘、包括不同性质的地线层（例如，数字地与模拟地）的分界处，地线层要比电源层、信号层外延出至少20H，这里H表示地线层与信号层或电源层之间的距离，如图8－26所示。并且，关键线不要布在地线层的边缘。如果在信号层的边缘设置一圈地线（相当于一个护栏），并将这圈地线与地线层用间隔较密的过孔连接起来，会更好地降低辐射。根据20－H原则，按照一般典型印制板尺寸，20H一般为3mm左右。
20H规则
3－W原则 当两条印制线间距比较小时，两线之间会发生电磁串扰，为避免发生这种干扰，应保持任何线条间距不小于3倍的印制线条宽度，即不小于3W，W为印制线路的宽度，如图8－27所示。当线中心距不少于3倍线宽时，则可保持70%的电场不互相干扰，称为3W规则。如要达到98%的电场不互相干扰，可使用10W规则。印制线条的宽度取决于线条阻抗的要求，太宽会减少布线的密度，增加成本；大窄会影响传输到终端的信号的波形和强度。
在定义多层线路板的每一层时，需遵循以下原则：
①电源层和地线层相邻。利用两层铜箔之间的杂散电容可获得良好的高频电源解耦效果。如果能在电源层与地线层之间使用介电常数高的绝缘介质，增加两层之间的电容，可获得更满意的结果。
②每层信号线都应该与一层地线层或电源层相邻，这样可以使所有信号环路的面积最小，高速时钟信号线要与地线层相邻。
目前，多层板应用越来越普遍，其中应用较多的有四层板，六层板和八层板.
（1）四层板
四层板是最简单的一种多层板，与双层板相比，它能对线路板的电磁兼容性起到本质性改善。在四层板中，用中间的两层专门做电源层和地线层（如图8－28所示）。这样做的第一个好处是使电源线和地线的性能大大改善。原因有两个：一是使电源线和地线的电感大大减小，从而大大降低了电源线和地线上的噪声电压；另一个是电源线层与地线层之间的分布电容为电源提供了非常好的高频解耦作用，从而减小了电源线上的噪声电压。
四层板改善线路板电磁兼容性的另外一个原因是，减小了所有高频信号电流的环路面积。高频电流总是选择环路面积最小的路径流动，而在四层板上，实际的高频电流总是在信号线正下方的地线面上流动，自然就形成了最小的信号环路面积。低频信号虽然不一定在信号电流的正下方返回信号源，它是选择电阻最小的路径，但低频信号的差模辐射较小（如图8－29所示），况且，在许多电磁兼容标准中对30MHz以下的辐射发射并没有限制。
四层板的常规使用方法是中间两层分别为地线层和电源层。为了进一步降低线路板的辐射，这种方法获得的好处并不显著，却带来了下列一些反面效果：
①两层信号层上的走线必须垂直，否则由于距离很近，会发生严重的串扰；
②在地线层上要打很多过孔，这些过孔本来如果使用表面安装器件是可以避免的，这对地线层的破坏作用不容忽视；
③信号线的特性阻抗变低，增加了驱动电路的负载；
④看不到信号走线，不利于分析电路问题。
在器件密度很高的场合，以及军用设备、宇航设备等场合，需要使用层数更多的线路板。
四层板的叠层布线（参见图8－30）
①高速总线、时钟线应最好放于L4上。
②第1层上的高速总线或时钟线不要穿越电源分割区域或Moat 区域。
③时钟发生器下面的区域（L1层）应使用经过滤波的电源分割区域供电，使用尽可能宽的走线连接到I C 的管脚。
④如时钟信号从L1到L4层间跃变，在信号Via孔旁须有一个地Via孔（小于1.22mm），跃变应处于第L2层上的地岛上。
⑤时钟信号从L1到L4的层间跃变，在每个跃变的Via孔处应有一个去耦电容。电容应尽可能靠近Via 孔，小于200mils。
表列出了四层板的几种布局方案
S为信号线层，G为地线层，P为电源层
（2）六层板
六层板的叠层布线（参见图8－31）
①高速总线/ 时钟线应放在高速区1。
②L3 上的高速总线/ 时钟线应避免穿过L4 的电源分割区域。
③尽量避免高速区之间的总线/时钟线的跃变，如果必需，不应超过两次。
④穿过C-Plane 的跃变保持最小数量（会降低C-Plane 的效果）。
⑤如果高速总线需要在高速区之间跃变，必须在尽可能靠近信号Via孔的地方放置地Via 孔（50mils 之内）,
一个地孔对应一个信号孔，且地孔不应用作其它用途（如去耦）。
⑥在L1 层上的时钟发生器下面区域应包括一个地岛，使用尽可能宽的走线接至IC 芯片的管脚。
⑦时钟发生器的电源应使用滤波的分割电源供电。
六层板布线
表列出了六层板的几种布局方案
六层板布局方案
（3）八层板
八层板的叠层布线（参见图8－32）
①高速总线/ 时钟线应放在高速区1。
②L3 上的高速总线/ 时钟线应避免穿过L4的电源分割. L6上的高速总线/ 时钟线应避免穿过L5 层的电源分割区域。
③尽量避免高速区之间的总线/时钟线的跃变，如果必需，不应超过两次。
④穿过C-Plane 的跃变保持最小数量（否则会降低C-Plane 的效果）。
⑤如果高速总线需要在高速区之间跃变，必须在尽可能靠近信号孔的地方放置地孔（50mils 之内）, 一个地孔对应一个信号孔， 且地孔不应用作其它用途（如去耦）。
⑥在时钟发生器下面区域应包括一个地岛，使用尽可能宽的走线接至IC 芯片的管脚。
⑦时钟发生器的电源应来自于滤波的电源分割供电。
八层板的布线
表列出了八层板的几种布局方案
元器件的布局
在PCB板布线之前首先要把元器件布在电路板上，元器件的布局在很大程度上决定了信号走线。现今大多数的电路板设计都是子功能和功能区的合并。通常情况下，不同电压的器件要分开，按照功能来说，电路板上的处理部分、控制部分、接口部分、电源部分、模拟部分、数字部分、低频部分、高频部分等等要分得很清楚，各自之间不要产生干扰。如图8－33所示。
在元器件布局时，除了要注意不同功能区要分开外，还要注意元器件的布局要有效降低电路的温升，通常对温度比较敏感的器件最好放在电路板中温度最低的地方。为了减少大功率器件对其它器件温度的影响和缩短传热途径，大功率器件要尽量靠近电路板的边沿。
（1）确定元件的位置
①按照电路的流程安排各个功能电路单元的位置, 使布局便于信号流通, 并使信号尽可能保持一致的方向;
②以每个功能电路的核心元件为中心, 围绕它来进行布局。元器件应均匀、整齐和紧凑地排列在PCB 上, 尽量减少和缩短各元器件之间的引线和连接;
③在高频下工作的电路, 要考虑元器件之间的分布参数。一般电路应尽可能使元器件平行排列, 有利于美观、装焊及批量生产;
④位于电路板边缘的元器件, 离电路板边缘一般不小于2 mm , 电路板的最佳形状为矩形, 长宽比为3∶2 或4∶3, 电路板面尺寸大于200 mm ×150mm 时, 应考虑电路板所受的机械强度;
⑤尽可能缩短高频元器件之间的连线, 设法减少它们的分布参数和相互间的电磁干扰。易受干扰的元器件不能相互挨得太近, 输入和输出元件应尽量远离;
⑥某些元器件或导线之间可能有较高的电位差, 应加大它们之间的距离, 以免放电引出意外短路。带高电压的元器件应尽量布置在调试时手不易触及的地方;
⑦质量超过15 g 的元器件应当用支架加以固定, 然后焊接。那些又大又重、发热量多的元器件, 不宜装在印制板上, 而应装在整机的机箱底板上, 且应
考虑散热问题。热敏元件应远离发热元件;
⑧对于电位器、可调电感线圈、可变电容器、微动开关等可调元件的布局应考虑整机的结构要求。若是机内调节, 应放在印制板上便于调节的地方; 若
是机外调节, 其位置要与调节旋钮在机箱面板上的位置相适应;
⑨应留出印制板定位孔及固定支架所占用的位置。
（2）特殊器件的处理
某些特殊器件例如锁相环,对噪音干扰特别敏感,他们需要更高层次的隔离。
解决的方法是在敏感器件周围的电源铜箔上蚀刻出马蹄形绝缘沟槽,如图8－34所示。
该器件使用的所有信号进出都通过狭窄的马蹄形根部的开口。噪音电流必然在开口周围经过而不会接近敏感部分。这种设计方法可以避免能够引起干扰的噪音信号的产生,确保所有其他信号都远离被隔离的部分。
特殊器件的处理原则：
①在印制板中有接触器、继电器和按钮等元件时, 操作它们时均会产生较大火花放电, 必须采用RC 电路来吸收放电电流。一般R 取1～2 k8 , C 取2. 2～47 LF;
②CMOS的输入阻抗很高, 易受感应, 因此在使用时对不用端要接地或接正电源;
③选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。为减小信号传输中的畸变, 信号在印制板上传输, 其延迟时间不应大于所用器件的标称延迟时间;
④注意印制板与元器件的高频特性。在高频情况下, 印制线路板上的引线、过孔、电阻、电容和接插件的分布电感与电容等不可忽略。
（3）元器件布局时的其他基本原则
①连接器及其引脚应根据元器件在板上的位置确定。所有连接器最好放在印制板的一侧,尽量避免从两侧引出电缆,以便减小共模电流辐射。
②I/ O 驱动器应紧靠连接器,避免I/ O 信号在板上长距离走线,耦合不必要的干扰信号。当高速数字集成芯片与连接器之间没有直接的信号交换时,高速数字集成芯片应安排在远离连接器处。如果高速器件必须与连接器相连,则应把高速器件放在连接器处,尽量缩短走线,然后在稍远处安放中速器件,最远处安放低速器件。
③高速器件( 频率大于10 MHz 或上升时间小于2 ns的器件) 在印制电路板上的走线尽可能短。
④发热元件(如ROM ,RAM、功率输出器件和电源等) 远离关键集成电路,最好放在边缘或偏上方部位,以利于散热。
⑤电感布局时,不要并行靠在一起,因为这样会形成空芯变压器并相互感应产生干扰信号,因此他们之间的距离至少要相当于其中一个器件的高度,或者成直角排列以将其互感减到最小。
⑥许多电磁干扰都来自电源,集成电路的退耦电容尽量靠近IC 的电源引脚,且退耦电容的引线尽量短。建议使用表贴封装电容。
（4）布线的基本原则
①数字地与模拟地分开,尽量加宽电源线、地线宽度,它们的关系一般是:地线> 电源线> 信号线,通常信号线宽为:0. 2～0. 3mm,最细宽度可达0. 05～0.07mm,电源线为1. 2～2. 5 mm。
②布线尽可能避免拐直角,那样在直角处会产生电磁辐射,如图8－35所示。关键信号不得跨越分割区域,否则电磁辐射和信号串扰都会急剧增加。
③高速差分信号走线尽可能采用紧耦合方式,确保带状线,微带状线及其参考平面符合要求,所有信号走线应尽量远离板边缘,对于多点连接网络,应选择合适的拓扑结构,以减小信号反射,降低EMI 辐射。
④在成本许可的前提下,增加地线层数量,将信号层紧邻地平面层可以减少EMI 辐射。应增加PCB 板的厚度,尽量减小微带线的厚度,同时增加PCB 板的介电常数,以防止靠近PCB 板的传输线等高频部分向外辐射。
来源：电磁兼容之家
