小米26届校招硬件工程师笔试

2.某运放带宽的单位增益带宽为1MHz，若将其配置为个闭环增益为+20V/V的同相放大器，则该电路的-3dB带宽大约是多少？

放大倍数和带宽相乘，结果差不多是固定的（就是1MHz）。所以放大到20倍，带宽就缩小到原来的1/20。计算：1,000,000 Hz ÷ 20 = 50,000 Hz = 50 kHz

3.反向运算放大器电路中输入电阻为10kΩ，反馈电阻为47kΩ，电压增益是多少？

增益 = -4.7

4.跨时钟域传输单比特控制信号时，亚稳态产生的直接原因是什么？

信号在时钟ticking的那一刻刚好在变化，不稳定

5.作为高边线性通道元件，NMOS的正确使用条件是什么？

要使NMOS工作在可变电阻区，工作条件是Vgs>Vgsth，且Vds < Vgs - Vth 

6.理想均匀传输线模型下，哪一项不直接决定走线的特征阻抗？

记住走线的长度不直接决定特征阻抗。

7.在同步时序电路设计中，为了保证数据在始终有效沿能被触发器正确采样，数据信号必须在时钟沿到达之前保持稳定的最小时间称为什么？

建立时间（Setup time）

8.为了提高同步/异步降压型DCDC转换器在效率和热约束下的最高开关频率，以下哪种工程手段最有效？

最有效的工程手段是选择导通电阻（Rds(on)）更低、开关速度更快、栅极电荷（Qg）更少的MOSFET。这可以同时降低开关损耗（与频率和Qg相关）和导通损耗（与Rds(on)相关），从而在更高频率下仍能保持较高的转换效率和较低的热耗散。

9.50Hz市电整流为全波桥式滤波，电容1000uF，负载电流0.1A，纹波电压V=I/(f*c)。纹波频率约等于100Hz，纹波电压大概是多少？

10.一个四位二进制异步(行波)加法计数器，其最高位输出信号频率与输入时钟信号频率的关系是什么？

四位二进制异步计数器是一个16分频器（2^4 = 16）。最高位（Q3）的翻转发生在每16个输入时钟脉冲之后。因此，最高位输出信号的频率是输入时钟信号频率的1/16

11.触发器的建立时间被违反时，可能的后果有哪些？

• 亚稳态（Metastability）：触发器输出可能长时间处于不确定的中间电平，导致后续逻辑电路解读错误。

• 逻辑功能错误：触发器可能无法 正确采样当前数据，而是采样到了一个旧值、新值或无法预测的值，从而导致整个系统状态机或数据处理出现错误。

• 系统可靠性下降：亚稳态传播到后续电路中，可能引发大规模的连锁逻辑错误，甚至导致系统崩溃或需要复位。

12.理想串联RLC电路中L=10uH，C=100nF，则谐振频率f0约等于多少?

13.为使NPN型BJT稳定工作在放大区，发射结和集电结如何偏置

发射结正偏（电压B > E），集电结反偏（电压C > B）

14.N沟道增强型MOSFET的开启条件是什么(vgs，vth )

开启条件是栅源电压大于阈值电压，即 VGS> VTH

15.在为低功耗便携式设备设计电源时，如果输入电压与输出电压差较大，且对转换效率要求极高，则应该优先选择哪种稳压方案？

应该优先选择开关模式电源（SMPS），特别是降压型（Buck）转换器。因为线性稳压器（LDO）在压差大时效率极低（效率 ≈ Vout/Vin*100%），功率会以热的形式大量耗散，完全不符合“转换效率要求极高”和“低功耗便携”的要求。而Buck转换器通过开关操作，理论上效率可以很高（通常>90%），且功耗和发热很小。

此外还考察了PCB设计规范，运放电路的计算和触发器电路。

最后再说一句“不要把把所有赌注压在公司”，多提升自己，也欢迎各位硬件同学、组长、硬件经理、硬件总监，公司CTO，CEO们购买我们整理的优质硬件设计资料：10年硬件积累下来的经验文档

声明：

 

本号对所有原创、转载文章的陈述与观点均保持中立，推送文章仅供读者学习和交流。文章、图片等版权归原作者享有，如有侵权，联系删除。