关于ANSA metadata文件的描述

集成的子系统，已针对包括小芯片（chiplet）在内的客户应用进行优化中国上海，2025 年 7 月 16 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布业内首个 LPDDR6/5X 内存 IP 系统解决方案完成流片。该解决方案已经过优化，运行速率高达 14.4Gbps，比上一代 LPDDR DRAM 快 50%。全新的 Cadence® LPDDR6/5X 内存 IP 系统解决方案是扩展 AI 基础架构的关键驱动因素。经过扩展之后，AI 基础架构可以适应新一代 AI LLM、代理 AI 及其他垂直领域计算密集型工作负载对于内存带宽和容量的需求。在这方面，Cadence 目前正在与领先的 AI、高性能计算（HPC）和数据中心客户进行多项合作。 Cadence LPDDR6/5X system solution exampleCadence 满足 JEDEC LPDDR6/5X 标准的 IP 包括先进的 PHY 架构和高性能控制器，旨在最大限度地改善功耗、性能和面积（PPA），同时支持 LPDDR6 和 LPDDR5X DRAM 协议，以实现更高的灵活性。该解决方案利用 Cadence Chiplet 框架，支持原生集成到传统单片 SoC 和多芯片系统架构中，从而实现异构 Chiplet 集成。包含上一代 LPDDR 的 Chiplet 框架已于 2024 年成功流片。 Cadence 高级副总裁兼芯片解决方案事业部总经理 Boyd Phelps 表示：“数据中心从 HPC 计算虚拟化进化到大规模 AI 训练和推理，推动了 AI 基础架构的大规模建设，在此背景下，必须思考如何通过内存接口实现高效的数据移动。LPDDR6 已成为加速计算的关键推动因素，可提供高效执行 AI 推理所需的速度、带宽、功耗配置和容量。凭借此次流片，Cadence 将继续保持我们在内存 IP 领域的卓越地位，提供业界首款以集成子系统形式交付的 LPDDR6 方案，并针对客户应用进行了优化。” 完整的 PHY 和控制器内存系统采用全新高性能、可扩展且适应性强的架构，该架构基于 Cadence 久经考验且大获成功的 DDR5 12.8Gbps、LPDDR5X 10.7Gbps 和 GDDR7-36G 产品线。作为 Cadence 全新 LPDDR6 IP 产品线的首款产品，它支持 LPDDR6 和 LPDDR5X 标准，包括 LPDDR5X CAMM2。此先进的 LPDDR6/5X 内存 IP 系统解决方案适用于 AI、移动、消费电子、企业 HPC 和云数据中心市场，可为具有各种性能、容量和成本目标的最终产品提供更大的灵活性，确保长时间的生产运行。LPDDR6/5X PHY 可针对不同的封装和系统拓扑进行定制，并可作为插入式硬核提供。这能确保快速可靠的集成，也就意味着加快上市速度。Cadence LPDDR6/5X 控制器包含一套完整的行业标准和先进的内存接口功能，例如支持 Arm® AMBA® AXI 总线。内存控制器作为 RTL 软核提供，以便在功能、功耗、面积和性能方面提供更大的灵活性。Cadence LPDDR6 解决方案包含 LPDDR6 内存模型，允许工程师执行全面的验证，并确保系统级芯片（SoC）设计与最新的 JEDEC 接口标准兼容，帮助他们尽快采用这项新技术。LPDDR6 内存模型包括一套完整的协议检查、功能覆盖和验证计划。新的 LPDDR6/5X IP 是 Cadence 全面的内存 IP 系统解决方案系列的最新成员，该系列产品还包括 DDR、GDDR 和 HBM。Cadence 内存 IP 采用公司卓越的模拟/混合信号设计工具进行设计。当与 Cadence 基于 UCIe™ 的 Chiplet 框架结合使用时，新的 LPDDR6/5X IP 和 Cadence 其他先进的内存和接口 IP 可提供一个优化的解决方案，支持快速的 Chiplet 实现。有关全新 LPDDR6/5X IP 的更多信息，请点击“阅读原文”访问 cadence.com 上的 LPDDR 产品页面。 来源：Cadence楷登