我为什么建议硬件工程师都要会PCB设计？

大家好，我是EE小新。

很多大厂的硬件是不做PCB设计的，只是出一个PCB Layout Guideline就行，但是一张Excel表格是不能完全指导PCB工程师的设计的，PCB设计不是连连看，是集合SI、PI、EMC、热设计、DFx设计的知识综合体。因此硬件工程师自己可以不画，但是不能不懂，好多经验只有在实践中才能获得。

简单看以下几点问题，你就知道了。

1. 什么是单点接地？

所有电路的地线接到公共地线的同一点，进一步可分为串联单点接地和并联单点接地。

下图PCB灰色 区域为DCDC单点接地部分：

2. 什么是返回路径？

信号不只是在信号路径中传输，需要通参考平面提供电流返回路径才能完成从驱动到负载之间的传输。

3. 为什么不能跨分割？

不跨分割的眼图：

跨分割50mil的眼图：

4. 如何处理EMC设计，哪些是主要干扰源？

EMC设计是保证系统正常工作的情况下，降低对外部辐射以及减小外部对自身电子系统的影响；整体的设计思路还得从干扰源、耦合路径以及敏感设备三要素着手。

EMC设计的主要干扰源：开关电源、时钟电路、高速总线以及感性器件。

5. 端口连接器处如何进行PCB设计？

• 接口信号的滤波、防护和隔离等器件靠近接口连接器放置，先防护，后滤波；
• 接口变压器、光耦等隔离器件做到初次级完全隔离；
• 变压器对应的BOTTOM层区域尽可能没有其它器件放置；
  
• 接口芯片尽量靠近变压器或连接器放置。
  
   

6. 如何对晶体布局？

• 晶振应远离板边，减少辐射；
• 外壳必须接地，降低EMI；
• 引脚应尽量与芯片距离近，以减少信号干扰的可能性。
• 在晶振下方相邻层不应走线，并应铺设GND铜皮，以提供良好的屏蔽。晶振附近应避免放置数字信号线，以减少干扰。
• 负载电容的回流地路径应尽量短，以确保稳定的振荡频率。
• 对晶振进行GND包围，可以在部分地方开窗漏GND铜，并将晶振外壳焊接到这些位置。
• 晶体的一对线应走成类差分的形式，线尽量短且要加粗，并进行包地处理。
• 避免在晶振附近摆放大功率器件，如电源芯片、MOS管、电感等，因为这些器件可能会产生较多的热量和干扰。
• 时钟信号线如果过长，可以考虑走在内层，并在换层孔的200mil范围内设置回流地过孔。

7. 什么是3W20H？

“20H原则”是指要确保电源平面边缘比地平面（0V参考面）边缘至少缩进相当于两个平面之间间距的20倍，其中H就是指电源平面与地平面之间的距离。

3W指线与线中心之间的间距满足3倍线宽的距离。

8. 如何做PCB叠层，有哪些推荐设计？

叠层设计的时候可以自己设计，也可以找板厂帮忙，这里推荐4，6叠层：

4层1.6mm

6层1.6mm

实践是检验真理的唯一标准，很多概念只有在实战中才能理解透彻，不能只看字面意思，如果有条件的可以先从4层板入手，画一块属于自己的PCB吧，我整理的资料中也有很多PCB设计的参考资料，希望能帮到大家。

最后说下做硬件的心得吧！

除了每天处理项目上的事情外，还需要不断的提高自己的水平，完善自己的知识体系。好在事不必躬亲，平时除了参考芯片供应商提供的电路图或者现有产品的成熟设计外，也可以看看我为大家整理的资料（硬件工程师设计参考材料）。

不管遇到什么困难，都要记住，它们都是暂时的，唯有坚持是永恒的。