首页/文章/ 详情

什么是网格划分或网格生成?

8天前浏览15
  

庞杂的几何文件、复杂的几何结构,使得 CFD 仿真在网格制作上极其耗时。如何解放工程师的双手, 把更多的精力投入到结果分析和创新性能设计上,答案就在 Cadence Fidelity AutoMesh。

 


什么是网格划分或网格生成?

网格划分或网格生成可将几何表面和立方体分割成多个单元。根据这些单元,使用偏微分方程计算所需的变量。在网格划分过程中,二维表面用三角形和四边形来表示,而三维立方体被分割成四面体、四棱锥、三棱柱和六面体。


 

网格划分有三种类型:


1

结构化网格划分


结构化网格的基本表示形式是三维数组,也就是说,将单元中心的(x,y,z)位置简单映射到数组中的(i,j,k)数值。因此,如果我们知道某个单元的(i,j,k)坐标,就自然会知道相邻单元位于(i±1,j±1,k±1)。结构化网格非常有助于进行高速仿真,因为求解器不需要存储相邻单元的查找列表,这将降低大量的成本。

   

从几何角度看,结构化网格的模块仅限于二维四边形或三维六面体单元,这些单元是用各种明确定义的数学技术生成的,从代数到共形映射再到偏微分方程的解。不过,结构化网格在几何上受限,对于复杂的形状,难以生成网格。现代的结构化网格通常是模块结构,包含多个缝合在一起的结构化网格。我们经常会发现,与其他单元类型相比,在四边形和六边形结构化网格上计算 CFD 的解要更为精确。

2

非结构化网格划分


非结构化网格是指其基本表示方式中包括一个相邻单元的查找列表。非结构化网格在几何上是不受限制的,可以包括多边形(二维)或多面体(三维),面和边的数量不受限制。最常见的是借助 Delaunay 或阵面推进法生成的四面体网格。然而,纯六面体网格仍然可以是非结构化的,如果它们没有(i,j,k)坐标,将其称为“结构化网格”在形式上是不正确的。非结构化网格在工业 CFD 领域很受欢迎,因为可以相对容易地在复杂的几何形状上生成这类网格。然而,由此生成的单元往往属性不够完美,如偏斜过大和对齐效果欠佳,因此由于截断误差高和数值扩散,这往往会降低求解器的准确度。

   

3

混合网格划分


为了完美兼顾准确度、速度和灵活性,一些现代 CFD 求解器会使用混合网格,它们由结构化模块和非结构化区域以及许多不同的单元类型组成。通常情况下,近壁面网格将使用棱柱层来表示边界层,然后随着网格不断偏离几何模型而过渡到其他单元类型。


为什么网格划分很重要?

网格的质量(由网格中每个单元的几何指标衡量)会影响 CFD 解决方案的 准确性和收敛性。要想实现良好的仿真效果,在准确度和计算资源之间取得平衡非常重要,为此,要进行网格敏感性测试。对于某些几何形状,粗糙的网格就足以满足仿真需求。因此,CFD 应用的要求决定了所需的网格质量和求解准确度。


如何生成高保真网格?

网格划分是 CFD 工作流程中最耗时的部分,对仿真结果影响很大。

以下三个步骤可以确保生成高质量的网格:

01

几何清理和水密几何体

     

清理几何体有助于节省仿真时间,这也是 CFD 分析的关键步骤,通常需要耗费几天甚至数周的时间,具体取决于几何体的复杂程度。确保几何体没有无关的特征、层和表面,有助于得出更精确的流体流动解。此外,水密几何体有助于求解器针对不同的流域进行仿真。

   

02

物理学关键区域的网格细化

     

网格间距如果不能求解流体变量的局部变化,就会引入离散化误差。然而,如果网格过于精细,就会增加不必要的计算时间和工作量。因此,必须根据几何形状和应用来选择合适的网格大小。推荐利用网格细化来捕捉近壁面行为和复杂几何区域的物理现象。

   

03

网格收敛性研究

     

网格收敛性研究是指在越来越精细的网格上运行仿真,直到流动变量不再有明显变化。通常需要对一个新的几何体进行一次研究,以确保网格足够精细,能够提供有价值的结果,同时不会过于精细,以至于需要过多的计算时间和内存。

   


通过 Cadence 进行网格划分

Cadence Fidelity Pointwise 是一个独立的 CFD 网格生成器,提供全面的功能,包括几何模型准备,使用各种技术生成网格,并与各种流体求解器兼容。在生成网格时,低层级实体将高层级实体粘合在一起,形成一个连续的网格,为网格构建技术和风格带来了很大的灵活性。这种灵活性根植于 Fidelity Pointwise 产品的网格划分理念,使其能够涵盖广泛的工作流程。此外,网格拓扑结构与 CAD 的几何形状无关,非常灵活。Fidelity Pointwise 的不同网格划分技术可以解决不同应用中的网格离散化问题。

 

Fidelity Pointwise 提供卓越的 CFD 网格划分技术

1

支持多种网格类型

2

几何模型修复

3

支持任何 CFD 求解器格式的网格划分


Fidelity Automesh 技术可以自动执行原本费时费力的几何体准备过程,同时不会损失任何几何体细节,近乎实时地为 CFD 分析提供高质量网格。Fidelity Automesh 解决方案将不同的网格划分技术整合到了一个工作流程之中。用户可以在 Fidelity 环境中轻松地将流动求解器与 Fidelity 网格划分技术结合使用,体验高度简化的工作流程。

Fidelity Automesh:

1

精简至自动化、可定制的工作流程

2

加速工程进度

3

整合 S2V 和 V2S 网格技术

4

混合结构-非结构网格划分无缝整合

无论是哪种类型和复杂程度的几何形状,Cadence 的网格划分软件都可以快速生成高质量的网格,供计算流体力学分析使用。


来源:Cadence楷登
SystemFidelity电路航空汽车电子消费电子芯片PointwiseCadence
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-04
最近编辑:8天前
Cadence楷登
签名征集中
获赞 1粉丝 90文章 466课程 0
点赞
收藏
作者推荐

更快,更强,更智能:Cadence 新型电源网络设计方法介绍

本文作者:DSG Product Engineering Group 刘杰 我们知道,一块芯片的性能通常通过频率、功耗、面积(即 PPA)三个方面去评估。在芯片设计过程中,工程师经常会对频率,面积进行调整,但是很少会对芯片供电网络(即 PG)进行比较大的调整,甚至在一些情况下明知道目前的 PG 可能不是最优的,工程师也没有动力去调整,为什么呢?因为在传统的设计方法下,想要设计一个满足各方面要求的 PG 网络,是需要花费大量时间的。“1一方面是设计一个合理的 PG 网络本身需要较高的试错成本,工程师需要对其中的每个参数进行精确计算,甚至拼凑才可能得到符合要求的结果。所以一套成熟的 PG 脚本都是经过十几甚至几十个版本的不断打磨迭代最终形成的。“2第二方面是 PG 脚本运行费时,动则十几甚至几十个小时的运行时间,也是设计过程中的一大痛点。那我们有没有什么解决方案,可以帮助工程师用原来十分之一甚至更少的时间设计出一个合格的电源网络,并且可以根据不同的设计要求快速调整呢?答案便是由 Cadence 提供的新型电源网络设计方法 —— PSDL。 什么是 PSDL?PSDL 是 PG Structure Description Language 的简称,顾名思义,它是 Innovus 中一种全新的电源网络结构的描述语言。PSDL 主要包含两部分的内容:1每层金属电源走线的样式;2不同层金属电源走线的连接关系。当我们能够把上面两部分的内容都说清楚的时候,芯片的电源网络其实自然就形成了。PSDL 的工作模式以及相比传统 PG 产生流程,它有什么样的优点?在介绍 PSDL 的优点之前,我们首先对比一下 PSDL 与传统流程的区别。如下图: 传统流程:在 floorplan 阶段,通过一条条执行以 addStripe 为核心的命令的方式,完成 PG 创建。PSDL流程:在 floorplan 阶段,读入完整的 PSDL 文件,然后调用 Innovus 内部的 flash PG 引擎,一次性生成 PG 网络。其中 flash PG 引擎工作时又分为两种模式,快速模式(fast mode)和完整模式(complete mode)。其中快速模式用于快速产生 PG,帮助工程师检查 PG pattern 是否符合设计要求并进行功耗分析;完整模式是在快速模式的基础上,工具尝试检查并处理 PG 产生的 DRC,希望可以在修理 DRC 的基础上保证 PG 连接性。工程师可以根据不同的需求场景,选择使用不同的模式,充分发挥 PSDL 的优势。 · PSDL 的优点❖相比 TCL 脚本,更加便于理解和书写,便于工程师快速学习应用。❖运行速度更快。PSDL 调用新的 Flash PG 引擎可以大幅提升 PG 生成速度,相比传统的 addStripe 脚本方式普遍可以提升 10 倍左右。❖通用性高,不依赖于芯片的大小及 floorplan 等信息。针对不同的设计需求,不同的工艺,通过一些微小的调整可以实现快速迁移复用。❖自动从 LEF 文件中提取不同层金属的物理信息。减少工程师重复的测量,计算等基础工作,让工程师有更多精力专注在 PG 结构设计方面。下面是不同客户的实际案例测试结果,发现新的 Flash PG 引擎在运行速度方面普遍可以提升 10 倍左右。同时我们也发现,当芯片的 PG 结构越复杂,并且造成传统 PG 脚本越臃肿时(如 case 4),PSDL 展现出的优势也更加明显。 · PSDL 包含哪些内容?一个完整的 PSDL 文件主要包括 VARIABLE、PATTERN、AREA、REGION。其中,PATTERN 和 REGION 是必须的部分,其他部分可以根据实际情况进行增减。❖PATTERN:用于描述 PG 中每一层金属走线的具体结构样式;包括名称,类型,走线方向,线宽,间距,长度等基础信息。 ❖REGION:用于描述在一个具体的区域,产生某种类型的 PG 网络结构,主要包括所选区域,金属层信息等。其中区域选择可以是芯片中的任何区域,比如一个 block,instance,或者是一个 cell。这种通过单个指令便可实现在特定区域产生 PG 的方式,大大减轻了传统方式中用脚本命令进行面积计算的工作量,进一步提升工作效率,减少工具运算时间。 ❖METAL:用于描述具体的一层中,所走金属线的类型及位置。如下图,表示在选定区域中,M3 上面vdd 使用前面定义的 pattern_Z(STAPLE类型)和 pattern_A(STRIPE)。其中初始偏移量、间距、数量可以由 OFFSET、STEPDISTANCE、SIZE 等进行定义。 ❖FOLLOW 和 ALIGNMENT:作为 PSDL 中的另一大亮点,工程师可以通过 FOLLOW 和 ALIGNMENT 描述不同金属线的相对位置关系,实现更加智能化的 PG 设计。通过这种方式,不但可以减少不必要的手动计算工作,也可以保证不同层之间的连接性,同时在需要调整时也非常容易。 PSDL 相比传统方式,不但在运行速度上展现出巨大优势,而且使得电源网络设计更容易,维护和更新更方便灵活,它将对目前的后端实现流程产生影响。未来,PSDL 将和机器学习技术紧密融合,助力芯片工程师进一步提高芯片 PPA 的同时,有效解决电压降过大等电源网络问题。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈