HBM3、HBM4 Interposer仿真优化（二）
上篇文章中HBM3在12.8Gbps下使用4L Si-Interposer下会有较小的眼图裕量，还是会有风险，如果需要进一步加大裕量，需要考虑增加到6L或者采用一些均衡提升margin。
下面看下HBM4的仿真。
01
—
从HBM3过渡到HBM4
从HBM3到HBM4:
接口宽度翻倍：HBM3 (1024位，16通道）→HBM4 (2048位，32通道）
微凸点间距：保持在48×55微米，适用于HBM-PHY
中介层布线长度：增加了~2毫米(HBM3：~5.1毫米；HBM4：~7.1毫米）
信号完整性挑战：尽管信道宽度相同，但信号数量翻倍且布线长度增加，导致串扰和损耗增大
解决方案：采用有机中介层（Organic Interposer），其具有低RC和低损耗特性，非常适合HBM4 12.8Gbps
02
—
有机中介层Layout优化
利用2D或者3D电磁工具对4L和6L Layout进行抽取S参数：
6.4GHz下 ICR 4L大约23.6dB,6L为32.9dB,主要归功于6L下更好的串扰性能。IL改善不到1dB。
下面看下眼图情况：
可以看出4L基本达不到眼图要求，6L有15%UI左右的margin，所以如果要实现HBM4 12.8Gbps,至少采用6L 结构。
下面看下4L和6L下主要导致眼图margin小的原因，同样采用之前的方法分离出各种jitter的大小：
下图可以看出，4L下串扰和上升下降实际恶化都比较大，通过采用6L,串扰明显减小，上升下降时间恶化稍有改善，如果优化6L需要采用均衡。
03
—
IO均衡提升带宽
采用CTLE、1Tap DFE和2Tap DFE的组合看下眼图改善情况。
CLE gain曲线：
尽管这可能不是该通道的最佳CTLE（连续时间线编码），但它作为概念验证，展示了在提高眼图开启度方面的潜在改进。
Write 最大提升17%UI,Read下最大提升10%UI。
在本文中，设定了120mV作为12.8 Gbps速率下的垂直EYE掩模要求。然而，为了实现更高的传输速度，这些要求可以适当放宽。例如，可以在优化框架中加入具有较低高度阈值的六边形EYE掩模。采用这些措施可以显著减少上升-下降恶化的影响，并可能消除对均衡的需求。
04
—
总结
本文详细介绍了我们如何利用硅与有机中介层技术，将HBM内存集成到SoC中，从7.2 Gbps的HBM3升级到12.8 Gbps的HBM4。文中探讨了几个关键行业问题：
实现12.8 Gbps集成：探讨如何使用硅与有机中介层技术将HBM4和HBM3内存集成到SoC中。
选择合适的中介层技术：评估硅中介层和有机中介层在实现最佳性能方面的优劣。
需要的中介层层数：确定信号、电源和去耦电容所需中介层的数量及其分配。4.使用基于VTF（IL、PSXT、ICR)和EYE（BER 1E-16)的测试方法对中介层通道进行全面表征。
使用基于VTF（IL、PSXT、ICR)和EYE（BER为1E-16)对中间件通道进行表征，以实现全面表征。
优化的信号地布线模式：提供优化的信号地布线模式，以满足12.8 Gbps的要求。
新型屏蔽结构：引入新型屏蔽结构，显著减少串扰。
插件引起的抖动：评估插件引起的抖动对系统抖动预算的影响，并将其分解为ISI、串扰和上升-下降时间退化，以确定主要影响因素。
影响EYE闭合的通道参数：确定影响EYE闭合的主要因素（串扰、通道损耗或反射）。
SI/PI方法：详细说明识别和解决布局或I/O架构中关键通道参数的方法。
布局优化：介绍使用2D和3D提取工具优化布局的方法，平衡准确性和提取时间。
I/O架构增强：评估12.8 Gbps所需的增强措施，如均衡。
最后，我们展示了针对HBM3和HBM4在12.8 Gbps下的优化硅与有机中介层布局，并附有一张系统级抖动预算表，显示了12.8 Gbps下的可用余量。进一步分析表明，即使采用了优化的硅与有机中介层布局，由于上升-下降时间退化导致的中介层引起的抖动仍然是一个限制因素。
因此，需要探索均衡技术。研究中考虑了一种2极点1零点连续时间线性均衡器（CTLE），并评估了1抽头和2抽头决策反馈均衡器（DFE）对系统性能的影响。CTLE与DFE的结合显著提高了写入和读取模式的眼图开口度，证明了通过优化的有机中介层布局和适当的均衡技术实现HBM4 12.8 Gbps的可行性。REF： Ilamparidhi I等:Innovative Interposer Solutions for HBM3/4: A Path to 12.8Gbps
-------End-------
本文内容仅代表作者观点，不代表平台观点。
如有任何异议，欢迎联系我们。
如有侵权，请联系删除。
