新凯来“万里眼” 火了！搭配HSPICE，DDR 仿真效率直接拉满

仿真圈

10小时前浏览12

关注

导读：最近，新凯来发布的“万里眼”广域侦察系统火爆出圈，它以其超视距、高精度的探测能力，重新定义了战场感知的边界。大家惊叹于其系统性能之余，是否思考过：是什么支撑起如此庞大系统内部海量数据的无损、高速与稳定传输？

答案的核心之一，便是信号完整性。

在“万里眼”这样的尖端装备中，无数个高速SerDes通道、DDR/LPDDR内存阵列正如系统的“神经网络”，它们必须在GHz级的频率下，精准无误地传递每一个比特。任何一丝信号的失真、反射或损耗，都可能导致“看得见”却“看不清”的灾难性后果。因此，在芯片设计和板级系统设计阶段，对PCIe、DDR等高速总线进行精准的仿真预测，是确保产品成功的“铁律”。

图：万里眼90GHz新一代超高速实时示波器

然而，回到我们的日常工作中：

你是否曾为PCIe链路的不稳定、误码率高而熬夜调试？

你是否在面对LPDDR5/5X的苛刻时序要求时，感到理论到实践的脱节？

你是否希望像设计“万里眼”那样顶级系统的工程师一样，在设计之初就“预见”所有信号风险，而不是在测试阶段“亡羊补牢”？

如果你的答案是肯定的，那么这门《芯片-封装-PCB系统级HSPICE及WaveView信号电源完整性分析_PCIE及LPDDR仿真》视频课程，正是为你量身打造的进阶之梯。

信号完整性工程师在仿真DDR时候一般用ADS和HSPICE,这两个软件各有优势，今天具体介绍下在HSPICE中仿真DDR的一些优势。

在DDR4和LPDDR4标准中，JEDEC明确提出了随机抖动的概念，目标误码率为10E-16。由于单端并行接口通常以显著的SSO噪声为特征，因此必须开发一种仿真方法来捕获与低误码率操作相关的SSO影响（是强非线性的）和RJ影响。本文将探讨关于使用HSPICE StatEye功能在减小仿真时间的同时捕获这些非线性影响的可能方法(同时考虑RJ、SSO、DCD等影响)。

01    

瞬态仿真挑战    

在DDR5和DDR4之前，SIPI仿真建立和保持时间要求集中在确定性的时序预算上。通常，基于PRBS-7 Pattern会捕捉到最坏情况的影响（ISI影响），如果同时激励多个信号来模拟激励的串扰和SSN效应。

在模拟中使用晶体管级模型可能会导致较长的运行时间，具体取决于接口的宽度和IO模型提取的复杂性。30到40个小时并不少见；时间很长，但也是可以控制的。试图通过暴力仿真来捕获足够的比特来捕获低误码率性能是不现实的。

02    

统计分析优势    

诸如StatEye之类的信道模拟器通过从通过瞬变模拟创建的脉冲/边沿响应生成概率密度函数来获得低误码率性能。被模拟的信道应该具有线性时不变响应（LTI系统），以支持标准脉冲响应的统计方法。

03    

PSIJ（电源导致抖动）    

什么是PSIJ:当多个IO同时翻转时，电源上会产生纹波，导致IO输出产生抖动，接收端DQS触发DQ产生眼图，DQ的抖动会影响建立和保持时间；

如何仿真PSIJ: 对于DDR应用，PSIJ严重影响系统级时序预算。准确地模拟这些效应需要包含晶体管级电路模型（IBIS缓冲器在捕获由电源导轨噪声引起的抖动效应方面不能提供足够的精度）。当电路通过电源路径汲取电流时，它会在电源线上产生L*(Di/Dt)噪声，从而导致非线性响应。上面提到统计分析只能处理LTI系统响应，为了准确地捕捉PSIJ这一强非线性一效果，StatEye提供了两种可能的方法来解决这一问题，即边缘模式和完全瞬时模式。

04    

系统链路仿真    

在进行统计仿真之前，先运行瞬态仿真，瞬态仿真作为统计仿真分析的对比，验证其精度。

搭建如下的仿真环境：

通过运行瞬态分析和统计分析（FT），可以看出，电源和信号波形基本一致。

05    

其他抖动    

上面的系统链路中并没包含PLL抖动（通常表示为RJ），PHY 前级电源导致的PSIJ、DCD抖动和Traning 误差的影响。所以仿真中还需要在激励中加入下面几种抖动。

最终得到如下眼图和相关的Mask。

对于以上的内容，如何进行实际操作仿真实现？

这需要搭建电源、信号仿真路径，需要有IO仿真模型等等。对于初学者或者有一定DDR仿真经验但是并没有考虑那么多仿真因素的同学来说，实现上面的仿真还是需要些时间来研究。为了节省研究和学习成本，可以研学下下面的课程，课程提供了上面类似仿真的实现细节和网表，大大缩短了数周甚至数月的学习时间成本。

不仅仅对比DDR，课程还对HSPICE实现TDR、时域频域仿真、W-element建模、PDN纹波等系统的讲解了各类信号完整性问题。

已经购买课程的同学问了很多DDR和SERDES仿真的问题，如DDR DBI仿真实现、CPM仿真修改PWL文件、统计仿真眼图刚开始没进入稳态等等，群里讨论氛围非常好，互相学习提升的也很快。如果你也对HSPICE仿真感兴趣，但是独自学习数千页的HELP文档很苦恼和迷茫，不仿来一块学习吧。

06    

我的HSPICE视频教程    

对于很多朋友想从封装、PCB Layout设计转仿真，或者想从PCB仿真转系统仿真，预先善其事 必先利其器，首先必须掌握一个电路仿真工具，才是求职的敲门砖。作为电路仿真的黄金标准，那HSPICE是首选。

结合自己多年工作经验，最近花费半年时间整理了一个HSPICE仿真教程，涉及了信号和电源完整性的主要知识点，为满足目前市场主流应用，以PCIe4.0(16Gbps)和LPDDR5X(8533Mbps)为例，讲解IBIS和IBIS-AMI模型应用，包含PDN效应的系统链路仿真。

我的《芯片-封装-PCB系统级HSPICE及WaveView信号电源完整性分析_PCIE及LPDDR仿真》课程内容涉及多篇论文，既具有深度也有很大实际价值，感兴趣的朋友可以学习下。

课程可随时回放，可开具发票

讲师提供vip群知识圈答疑和模型下载

《芯片-封装-PCB系统级HSPICE及WaveView信号电源完整性分析_PCIE及LPDDR仿真》

1、为什么要购买这门课程

（1）学会软件操作与应用能力：掌握 HSPICE 核心用法，包括基础语法、参数扫描、仿真精度控制，能独立编写网表，且学会通过 Help 文档自主解决操作问题，无需死记所有功能；学会 WaveView 工具的使用，辅助 HSPICE 仿真结果的查看与分析；掌握 ADS 与 HSPICE 的对比仿真方法，可对同一高速链路（如 PCIE4.0）进行仿真验证，多一种软件选择，提升工具适配灵活性。

（2）学习信号完整性（SI）核心技能：理解 SI 基础原理，能完成高速信号频域分析（如插损、S 参数抽取与仿真）、时域分析（如眼图绘制、抖动分析）；精通 PCIE4.0 时域眼图、频域插损等指标仿真，掌握 TX 均衡、RX CTLE、DFE 自适应均衡对仿真结果的影响；熟练完成 LPDDR5（8533Mbps）全流程仿真，包括 NT-ODT 功能应用、Per-bit DFE 仿真（网上稀缺技能）；掌握 TDR 仿真（单端与差分模式）、IBIS 及 IBIS-AMI 仿真方法，能处理线性网络参数分析，解决高速 Serdes 仿真难题；学会超低误码率统计仿真，对比 FT、ME 等不同仿真模式的眼图差异与精度，能完成包含 PI 效应的统计仿真（网上罕见核心技能）

（3）掌握电源完整性（PI）核心技能：掌握芯片、封装、PCB 整系统级别电源完整性仿真方法，而非传统简单计算 PDN；学会从 CPM 获取精准 PDN，参考三星等主流大厂经验构造 Worst case pattern，仿真电源纹波；理解 Zpdn（目标阻抗）在频域分析中的关键作用，掌握优化去耦电容（OPDleDTC/CDIE）的方法，包括电容数值、类型、位置选择，以及 Interposer eDTC 对 SI 和 PI 的改善应用。

（4）夯实理论知识与底层逻辑：掌握 SIPI（信号与电源完整性）完整知识体系，理解傅里叶变换的时域与频域变换原理，建立扎实的理论基础，明晰仿真核心原理，如均衡技术（TX/RX 端均衡）、抖动类型（DCD、RJ、PJ）对仿真结果的影响，能透过工具表象解决实际问题，而非单纯依赖软件操作。

（5）助力职业发展与自主拓展能力：对硬件、封装 PCB、系统仿真工程师而言，可突破仿真技术瓶颈；对想进入芯片领域的学习者，能独立仿真各类 IO 网表、研究电路行为，成为进入芯片 SIPI 相关部门的 “敲门砖”。学完课程后可自主研究其他 SIPI 相关内容，掌握 “从简单链路验证功能→应用到复杂仿真” 的学习方法，能独立拓展更多高速接口或场景的仿真。

（6）提升实战问题解决能力。可完成包含 PI、SI 效应的 DDR 系统仿真，构造等效 PDN 网络、W-element 模型，解决实际项目中多因素耦合的仿真难题；本课程仿真方法参考三星等大厂经验，结果符合行业规范，学完后可直接应用于实际项目，助力项目一次成功。

（7）本课程还为付费用户提供VIP群进行交流、答疑服务、持续加餐内容、提供定制化培训和咨询服务、仿真人才库高新内推就业、仿真秀还提供奖学金、学完此课程，推荐报名参加工程仿真技术（CAE分析职业能力等级评价证书）。

2、课程大纲及主要内容

无论你是 HSPICE 零基础的新手，想搭建仿真知识框架；还是硬件、封装 PCB、系统仿真工程师，需要提升实战能力；或是理工科院校学生、EDA 领域科研人员，想为职业发展添砖加瓦 —— 这门课都能精准匹配你的需求！以下是课程大纲及主要内容：

一共十个章节，基本涵盖了信号完整性的主要方面，对于想学习信号完整性的同学来说，学完本课程，可自行研究其他内容；对于只会ADS的同学来说，多了一个软件选择；对于想进军芯片仿真的同学来说，就可以仿真各种IO网表，研究电路行为，这是想进芯片SIPI相关部门的敲门砖；

（1）通过三个网表了解HSPICE和WaveView基本使用；

（2）学习HSPICE的基于语法和如何参数扫描、仿真精度控制等

（3）SIPI必用的S参数：抽取S参数、查看S参数、加速S参数仿真方法等。

（4）前仿真和后仿真优化需要用到的W-element及T-element产生及使用；

（5）统计分析中：抖动仿真分析、误码率曲线（DCD、RJ、PJ等）

（6）SIPI必备技能：ADS和HSPICE如何仿真TDR（单端和差分）；

（7）超低误码率仿真需要用的统计仿真分析，因为HSPICE支持很多种统计分析模型，我这里用一个网表来演示不同模式眼图差异（FT、ME等模式差异及精度对比）；

（8）SIPI必备技能：IBIS及IBIS-AMI使用；这里用目前最长用的PCIe4.0接口仿真频域和时域指标，验证TX均衡、RX CTLE、DFE自适应均衡对仿真结果影响，这里用ADS和HSPCIE对比同一个链路，仿真结果基本一致，让读者同时掌握ADS和HSPICE仿真高速Serdes方法（时域眼图、频域插损等指标）；

（9）SIPI必备技能：芯片、封装、PCB整了系统级别电源完整性仿真方法；

（10）相比传统通过计算简单获取PDN方法，本文介绍如何从CPM获取精准的PDN,如何构造Worst case pattern仿真纹波（参考三星等一些主流大厂的经验）。

（11）这里还会介绍傅里叶变化时域和频域变换；

（12）最后通过多个复杂的LP5（8533Mbps）网表，系统介绍如何仿真DDR系统，如何构造等效PDN网络、W-element模型,然后用一个实际的包含了PI、SI效应的网表分布进行时域、统计域仿真（多种模式），包含了PI效应的统计仿真，这在网上基本没有资料（核心技能）；还介绍了LP5中NT-ODT功能使用、如何仿真Per-bit DFE，这些在网上资料很少或者没有资料。

来源：仿真秀App