首页/文章/ 详情

锁相环对系统指标设计的影响

6小时前浏览2

我们常说频率合成器常被比作电子系统的“心脏”,那频率合成器是如果影响系统指标的呢?

  1. 工作原理PLL

由鉴相器(PD),环路滤波器(LPF),压控振荡器(VCO)三个基本模块组成的一种相位负反馈闭环系统。

  1. 相位噪声

相位噪声:正弦波瞬时相位Φ(t)=ωt+φ(t)=线性相位ωt+随机相位φ(t),随机相位φ(t)的功率谱就是相位噪声谱,归一化后用功率谱密度表示。

相位噪声采用相对值表示:


相位噪声相当于一个噪声源对正弦波进行相位调制,若相位噪声较小,则调相指数(最大相偏)很小,φ(t)的功率谱与正弦波的功率谱相差不太大,所以用频谱分析仪测正弦频谱时,只能大致能观察相位噪声(但不准确,而且频谱分析仪的动态范围偏小)。

相位噪声中,窄带分量就是杂散。

通常我们说相位噪声很重要,那相位噪声如何影响指标,相位噪声又是怎么提出技术要求的呢?

我们经常看到的指标要求

邻信道功率比:≤-60dBc@±12.5kHz

邻信选择性:≤-60dBc@±12.5kHz

阻塞:≤-90dBc@±1MHz

互调要求:≤-60dBc@±50kHz@±100kHz

这些指标前文中讲过有一些与系统的线性有关,也与系统的相位噪声相关,那么是怎么与相位噪声有关的呢?

这里我们先提一个概念,倒易混频

正常mixing是拿LO当本振,去变RF的频率。倒易mixing是倒过来拿RF当本振,去变LO的频率。这两种mixing同时存在,只是强弱不同,与RF输入功率和LO远端相位噪声紧密相关。


倒易混频相当于天线端噪底从-174dBm/Hz抬高到L(Δf)+Pi。邻道选择性、阻塞即为倒易混频的一种,相当于抬高底噪。

以邻道选择性为例,根据倒易混频的要求即可算出对相位噪声的要求。

对相位噪声的要求如下:

第1邻道-60dBc@12.5kHz要求本振相位噪声必须低于-60-10log(12.5103)-10=-117dBc/Hz@12.5kHz。

指标换算即为邻道功率比对相位噪声的最低要求,12.5k的相位噪声为环路外噪声,根据频率源的计算公式可知,邻道指标对相位噪声的要求主要由VCO的相位噪声决定。在VCO的设计时就需要注意相位噪声的要求。同样的对于发射指标-发射邻道抑制可以同样换算出相位噪声的要求。

  1. 锁定时间

跳频发射机在频率跳变期间留出一定的时间,给频率合成器修改频率。

换频时间是指从频率合成器加载开始,到频率合成器的输出频率锁定,且相位抖动小于一定值(5°)的时间差。


锁相环手册中一般会给出频率切换的时间,如下图所示锁定时间为25us,但是从频率加载的到锁定的时间是多少呢?这个要如何计算?

我们都知道,锁相环的加载是每一个clk送一个数,如果上图锁相环一共有6个寄存器,每个寄存器有32位,clk是5Mbps,那么从加载到锁定的时间是:0.2*32*6+25=63.4us,在选择锁相环的时候就可以推算出锁定时间。

  1. 杂散来源

PLL电荷泵存在泄漏:参考频率、鉴相频率、数字时钟干扰等,这些都会以杂散的形式表现。

电源存在纹波,DC-DC共模干扰,放大器产生幅度杂散,VCO产生相位杂散。

若fout的n次(主要是2、3次)谐波频率大于fclk/2,就会折叠回0~ fclk/2, 任何fout必有一个影子fclk- fout 。这个称之为整数边界杂散

杂散解决办法

启用Δ-∑调制(dither),将杂散能量转换为相位噪声能量,被调制到频率高端,通过低通环路抑制,杂散降低,但相噪变差;

电源:DC-DC开关频率的选择,低噪声LDO的选择;

电源滤波器:抗共模干扰,抑制浪涌;

单元电源:限流,抑制浪涌,限制地电流浪涌;

布局:遵循PCB上噪声分布;

内部干扰:远离DC-DC、数字器件;


来源:射频通信链
电源电子UM
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-07-28
最近编辑:6小时前
匹诺曹
签名征集中
获赞 6粉丝 39文章 311课程 0
点赞
收藏
作者推荐

AGC 启动前后链路工作机制详解

一、AGC 的基本作用与启动逻辑自动增益控制(AGC)是通信接收机中保障信号稳定接收的核心机制,其核心作用是通过动态调整链路增益,使进入 ADC(模数转换器)的信号始终处于其动态范围内 —— 既避免弱信号被噪声淹没,又防止强信号导致的失真。接收机默认处于 "增益全开" 状态,这是为了最大化接收灵敏度(即对微弱信号的捕获能力)。此时,检波器会实时监测接收信号强度指示(RSSI),并与预设门限值进行比较:当 RSSI<门限值时,判定为弱信号场景,增益保持不变以确保信号被有效放大;当 RSSI>门限值时,表明出现强信号,AGC 立即启动调整。二、AGC 启动后的增益调整流程AGC 启动后需快速将信号强度压降至 ADC 动态范围内,常见的实现方式是通过数控衰减器调整衰减量。传统的闭环调整流程(检测 RSSI→调整衰减→再检测)因需要多次迭代,响应时间较长;实际应用中多采用 "一步到位" 的策略 —— 基于前期调试数据,建立 RSSI 与衰减量的直接对应关系。例如:当 RSSI<1.0V 时,判定信号强度合适,增益保持不变;当 RSSI=1.5V 时,直接配置 10dB 衰减;当 RSSI=2.0V 时,直接配置 20dB 衰减。这种策略通过减少调整次数,大幅缩短了响应时间,确保信号能快速进入稳定状态。三、AGC 启动前后的信号与 ADC 状态在 AGC 启动前(弱信号场景),接收机增益全开,微弱信号被充分放大,此时 ADC 采集的信号虽幅度小但处于线性范围,可直接用于后续解调;而当强信号触发 AGC 启动后,在增益调整过程中(即 AGC 未稳定前),信号幅度会因增益突变出现波动,导致 ADC 采集到的部分数据失真(表现为信号截顶或非线性畸变)。只有当 AGC 完成调整并稳定后,信号幅度才能稳定在 ADC 动态范围内,此时采集的数据才具备解调价值。因此,AGC 的响应时间(从启动到稳定的时长)是关键指标 —— 需严格控制在信号帧结构中的同步帧长度以内,否则会导致更多有效信号失真。四、同步帧处理与解调流程适配通信信号的帧结构通常为 "同步帧 + 数据帧 + 保护帧",其中同步帧的作用是帮助接收机识别信号起始并建立同步。由于 AGC 启动会导致部分同步帧失真,解调系统需针对性处理:失真同步帧丢弃:通过检测信号幅度稳定性,筛选出不失真的同步帧片段;粗同步:基于有效同步帧,纠正载波的大频率偏移(由收发端振荡器频率不匹配或热漂移导致,通常以 ppm 为单位),确保信号频率偏差处于后续处理可纠正范围;精同步:在粗同步基础上,通过与本地预设同步序列的相关性运算,实现符号级别的时间与相位对齐,为数据解调提供精准参考;数据译码:完成同步后,对数据帧进行解调、去交织、纠错译码等操作,最终提取信息比特。五、关键指标与链路协同AGC 响应时间与同步帧长度的匹配是链路设计核心:若响应时间过长,会导致同步帧有效片段不足,直接影响同步建立;反之,过短的响应时间虽能减少失真,但会增加硬件设计复杂度(如高速数控衰减器、高灵敏度检波器)。此外,链路中导频信号的设计也与 AGC 协同工作 —— 导频通常插入同步帧与数据帧中,既为 AGC 提供信号强度参考,也辅助粗 / 精同步完成频率与相位校准,确保在 AGC 稳定后,解调系统能快速锁定有效信号。总结AGC 启动前后的链路工作围绕 "信号稳定性" 展开:启动前通过高增益捕获弱信号,启动后通过快速增益调整压制强信号失真,再配合同步机制筛选有效信号片段,最终实现数据的可靠解调。这一过程涉及硬件(AGC 电路、ADC)与算法(同步、译码)的深度协同,是通信系统抗干扰与高可靠性的重要保障。 AGC 启动前后链路工作机制详解 来源:射频通信链

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈