Buck电路PCB布局的关键是什么？_电源_电路_芯片_储能

Buck电路PCB布局的关键是什么？

11小时前浏览1

本期内容

在DCDC电源电路中，PCB的布局对电路功能的实现和良好的各项指标来说都十分重要。今天我们以Buck电路为例，分析如何进行合理PCB layout布局以及设计中的注意事项。

功率回路

如图1(a)和1(b) 展示的分别是上管开通和关断时的电流回路，即我们通常说的功率回路部分。这部分电路负责给用户负载供电，承受的功率较大。电路中的上下管一般使用MOS管，由芯片内部产生的PWM信号来控制他们进行高速的开断。而后半部分电路中的电感和电容组成了一个LC滤波电路，故不会存在一个较高的电流变化趋势。

图1(a) 图1(b)

图1(c)

结合上管和下管，即Q1、Q2的电流波形（图1(c)），不难发现，只有在两个开关管的部分会出现高电流转换速率。由于PWM信号处电压的快速变化，SW点会产生较强的噪声。所以我们在PCB布线时需要特别注意，尽可能减小这一快速变化环节的面积来减少对其他部分的干扰。可喜的是，随着集成工艺的进步，目前大部分电源芯片都将上下管集成到了芯片的内部，只有较少数的应用需要外置MOS或是二极管。

功率回路的PCB布局

对于一个常见的buck芯片，其电感充电功率回路中包含输入电容，集成在芯片内部的上管MOSFET，功率电感以及输出电容等器件。而电感放电功率回路中则包含功率电感、输出电容和集成在芯片内部的下管MOSFET等。

图2(a) 电感充电功率回路

图2(b) 电感放电功率回路

在进行PCB布线时，这两个功率回路走线要尽可能的短粗，在保证通流能力的情况下保持较小的环路面积，这样可以减少对外辐射的噪声。

输入电容：

需就近放在芯片的输入Vin和功率地PGND，来减少寄生电感的存在。因为输入电流不连续，寄生电感引起的噪声可能会超过芯片的耐压以及对逻辑单元造成不良影响。VIN管脚旁边至少要有1个去耦电容，距离最好小于40mil，用来滤除来自电源输入端的交流噪声和来自芯片内部（倒灌）的电源噪声，同时也会起到储能作用。

SW点：

是开关节点，为噪声源，所以应在保证电流的同时保持尽量小的面积，远离易受干扰的信号走线。另外需要注意的是，对于大电流应用的Buck电路，尽量不要在SW处打过孔，避免把噪声带到其他层去。

输出电容：

与输入电容相似，输出电容需要就近放在电感的输出VOUT和功率地PGND，PGND 与输出电容最短连接并铺整铜，以保证功率回路最小。

铺铜面积与过孔数量：

这两者会影响到PCB的通流和散热能力。一般需要在VIN，Vout和GND处多打过孔，这两处的铺铜也应最大化来达到减小寄生阻抗的目的，SW处的铺铜也不能过小，以免出现限流的情况，导致工作异常。由于PCB的载流能力与PCB板材、板厚、导线宽厚度以及温升相关，较为复杂，可以通过具体设计规范来进行准确的查找和计算。

逻辑电路的PCB布局

在buck电路中，一般需要注意以下几个逻辑环节：自举电容、反馈电路、VCC和单点接地。

自举电容：

中高压buck芯片内部集成的上管一般都为NMOS，故需要BST自举电路。在电感放电期间，通过对自举电容进行充电，在BST管脚处就会产生一个高于SW的电压，在电感充电期间驱动上管。故BST与SW一样，也是一个电压高速跳变的点，会辐射出较强的噪音。自举电容也要放置在尽可能靠近BST和SW的位置，避免对其他信号的影响，布线时宽度一般在20mil即可。

反馈电路：

一般包括FB上下分压电阻和前馈电容。由于FB点的电压很低，普遍在0.6-0.8V左右，极易与噪声或纹波混淆，是芯片最敏感，最容易受干扰的部分，也是引起系统不稳定的常见原因。所以在布线时，上下分压电阻和前馈电容都尽量靠近芯片摆放来减少噪声的耦合，FB电阻连接到FB管脚的走线要尽可能地短来减小寄生电感以及阻抗。同时，需要注意FB连接到Vo的走线可以通过过孔设置在其他层，但也要尽可能远离噪声源，如SW、BST、电感等。

VCC电容：

VCC为芯片逻辑电路供电，是芯片内部LDO的输出。VCC电容应就近放置在芯片的VCC管脚和GND管脚之间，起到稳压的作用。并且电容与芯片尽量在一层，不打过孔。

单点接地：

输出电流较大的芯片，他们的地一般会被区分为PGND和AGND，PGND就是功率地，AGND就是我们一般所指的信号地，与FB、EN、VCC等芯片逻辑部分相关。为了避免整块的功率地影响到较为敏感的信号地，建议将AGND和PGND单点连接，通过一个0ohm电阻连接也可以。

这是因为尽管PGND的大块铺铜可以起到吸收输入端电源噪音的作用，但是在输出电流较大的情况下，其辐射出的噪音依旧会对敏感的逻辑电路造成影响。单点连接的布线方式可以为我们的逻辑电路提供一个相对“干净”的地。

以上，就是我们在画buck电路PCB时需要着重注意的地方。当画PCB无从下手时，也可以先打开芯片的规格书，查看demo板的PCB layout或是相关的指导。

PCB“健康体检表”

最后，为了方便大家了解自己画的PCB是否合理，可以参考以下PCB“健康体检表”做一个自评：

来源：射频通信链

辐射灵敏度与接收灵敏度区别与联系

在无线通信设备的研发、测试和认证中，“灵敏度”（Sensitivity）是衡量其接收机性能的核心指标。它代表了接收机在保持可接受通信质量的前提下，所能检测和解调的最微弱信号强度。然而，这个看似简单的概念，在实际测量中却分化出传导灵敏度（Conducted Sensitivity）和辐射灵敏度（Radiated Sensitivity）两大关键分支。一、核心定义1. 传导灵敏度：测量方式：通过射频电缆直接将已知强度的测试信号注入到设备的接收机射频端口（通常是天线连接器或测试点），绕过了设备的天线。核心对象：直接测量接收机射频前端和基带电路本身的解调能力。测试环境：通常在屏蔽良好的实验室环境中进行，隔离了外部空间电磁场和传播效应。指标：通常以 dBm (相对于1毫瓦的分贝数) 表示，数值越小（负得越多）表示接收机电路本身的灵敏度越高、性能越好。计算公式：接收灵敏度Sr=(S/N)min=Pn+SNR=-174+10logB+NF+SNR （dBm）。2. 辐射灵敏度：测量方式：将设备（包含其完整的天线系统）放置在电波暗室中。测试信号由特定位置的发射天线发射出来，通过空中传播路径，由被测设备的天线接收并解调。核心对象：测量整个设备系统（接收机电路 + 天线系统）在模拟真实传播环境中的接收性能。测试环境：在模拟自由空间或特定传播场景（如加入多径衰落模拟器、人头人手模型）的电波暗室中进行。指标：通常称为 TIS。TIS 表示被测设备（EUT）在其整个三维空间中所有方向上，接收并成功解调指定制式（如LTE, NR, Wi-Fi等）信号所需的平均最小入射功率（单位：dBm）TIS是在电波暗室中通过空中无线传播测量的。它包含了设备完整的射频接收链路：天线系统的辐射效率、方向性、整机结构影响（如金属边框、屏幕、电池的遮挡和失配损耗）以及接收机电路本身的解调能力。需要注意的是TIS 的值是相对于一个理想的全向天线（各向同性天线）来表述的。计算TIS时，是将设备在所有测量方向上的灵敏度数据，通过空间加权平均（考虑球面角度权重），等效换算成这个理想全向天线要达到相同整体接收性能所需的入射功率。二、应用场景1. 传导灵敏度的主要应用：接收机电路设计与调试：在研发早期和中期，是评估和优化接收机芯片、射频前端电路（LNA，滤波器，混频器等）性能的标准。工程师基于传导指标调整元件参数、匹配网络、增益分配。隔离和定位硬件问题：当设备最终辐射性能不佳时，测量传导灵敏度可以快速隔离问题。如果传导灵敏度很差，问题大概率出在接收机硬件电路本身（元件损坏、焊接不良、设计缺陷、软件配置错误等）。如果传导灵敏度良好但辐射灵敏度差，问题则指向天线或整机集成。供应商器件评估：比较不同接收芯片或射频模块的理论接收性能上限。总的来说，传导灵敏度是实验室测试，传导灵敏度是用来评估设计的好坏。2. 辐射灵敏度的主要应用：整机性能验证与优化：是评估设备最终用户体验的核心指标。用于验证和优化天线设计、整机结构布局、电磁兼容性对接收性能的影响。认证与合规性测试：3GPP、PTCRB、GCF等国际和行业标准组织强制要求进行辐射性能（包括TIS）的认证测试。运营商入网测试也将其作为关键门槛。人体效应评估：在辐射测试中使用标准人头/人手模型（如SAM phantom），评估设备在贴近人体使用时（如打电话、手持操作）因人体组织吸收和反射信号造成的性能下降（人体损耗），这是传导测试完全无法模拟的。真实环境性能模拟：在辐射测试系统中加入信道仿真器（衰落模拟器），评估设备在不同移动速度、复杂多径传播环境下的动态接收性能。总的来说，辐射灵敏度是实际场景应用，辐射灵敏度是用来评估使用的效果。三、总结辐射灵敏度和传导灵敏度是无线设备设计和测试流程中相辅相成、缺一不可的两个关键维度：1. 传导灵敏度：确保接收机电路本身达到设计预期的理论性能极限。这是打造优秀接收设备的第一步。2. 辐射灵敏度：验证经过天线和整机集成后，设备在模拟真实世界中的表现是否满足用户体验和法规要求。这是设备成功走向市场的最终关卡。优秀的无线设备开发流程通常遵循：优化接收机电路（追求优异传导灵敏度） -> 精心设计天线与整机集成 -> 严格测试验证辐射灵敏度 -> 根据辐射测试结果反馈优化天线/结构/甚至接收机前端设计理解这两种灵敏度的深刻区别与各自的核心应用场景，对于无线通信领域的工程师、测试人员、产品经理和决策者都至关重要。只有同时掌握，才能精准衡量、持续优化，最终打造出在实验室数据和真实世界中都表现卓越的无线产品。来源：射频通信链