利用Tensilica NeuroEdge 130 AI协处理器为物理式 AI 应用加速_System_半导体_航空

利用Tensilica NeuroEdge 130 AI协处理器为物理式 AI 应用加速

新型处理器树立性能效率新标杆，面积缩减 30%，功耗降低 20%

中国上海，2025 年 5 月 15日 —— 楷登电子（美国 Cadence 公司，Nasdaq：CDNS）近日宣布推出 Cadence^® Tensilica^® NeuroEdge 130 AI 协处理器（AICP）。这是一款新型处理器，专为补充现有神经处理单元（NPU）而设计，可在先进的汽车、消费电子、工业和移动系统级芯片上实现最新代理式和物理 AI 网络的端到端执行。NeuroEdge 130 AICP 基于广受欢迎的 Tensilica Vision DSP 系列的成熟架构，能够在不影响性能的情况下，将面积缩减超过 30%，并将动态功耗和能耗降低超过 20%。此外，该处理器还利用相同的软件、AI 编译器、库和框架，加快产品上市进程。目前已有多家客户表达强烈兴趣，相关合作正在积极洽谈中。

“随着 AI 处理在自动驾驶汽车、机器人、无人机、工业自动化和医疗保健等物理 AI 应用中的迅速普及，NPUs 正发挥着日益关键的作用。”Cambrian AI Research 创始人兼首席分析师 Karl Freund 说道。“目前，NPUs 负责处理大部分计算密集型 AI/ML 工作负载，但大量非 MAC 层包括预处理和后处理任务，这些任务更适合卸载到专用处理器。然而，现有的 CPU、GPU 和 DSP 解决方案都存在一定的权衡取舍，业界需要一种高性能、低功耗的解决方案，且这个解决方案需针对协同处理进行优化，能够满足快速发展的 AI 处理需求。”

Tensilica NeuroEdge 130 AICP 采用可扩展设计，可与自研 NPUs、Cadence Neo^™ NPUs 和第三方 NPU IP 无缝兼容，在执行卸载任务时不仅具备更高的性能，且相较于前代 DSP 产品，效率也有显著提升。NeuroEdge 130 AICP 将 Tensilica DSPs 原有的功耗、性能和面积（PPA）优势提升至全新水平，在 AI 整个网络推理和运行 AI 部分过程中的表现来看，其面积缩减超过 30%，动态功耗和能耗降低超过 20%，同时保持与 Tensilica Vision DSPs 相当的性能。其他优势包括：

● 基于 VLIW 的 SIMD 架构具有可配置选项，可实现高性能和低功耗。

● 作为控制处理器向 NPU 发出指令和命令。

● 优化的 ISA 和指令可运行非 NPU 优化任务，如 ReLU、sigmoid、tanh 等。

● 为 AI 子系统提供可编程性、灵活性和未来适应性，能够端到端执行当前未知以及未来的 AI 工作负载。

“Cadence 已利用 Tensilica DSPs 验证了 AI 协处理器的场景。随着 AI 工作负载的演变及其对领域依赖性的降低，我们的 AI SoC 和系统客户一直在寻求一种小巧高效、以 AI 为中心的协处理器，旨在提升 PPA，并具备面向未来的适应性。”Cadence 高级副总裁兼芯片解决方案事业部总经理 Boyd Phelps 说道。“我们延续在 IP 创新方面的记录，专门打造了一款新型处理器。Tensilica NeuroEdge 130 AICP 作为 NPU 的配套产品，以卓越性能效率满足客户多样化的 AI 应用需求。”

“AI 和计算机视觉在日益广泛的嵌入式应用中发挥着重要作用。”Edge AI and Vision Alliance 创始人 Jeff Bier 谈及到。“但 AI 模型及其相关的预处理和后处理步骤正在迅速演进；例如，如今许多开发者正转向基于 transformer 的多模态模型和基于 LLM 的 AI 代理。我们高度认可 Cadence 在灵活高效处理器方面的持续创新，因为这是实现边缘 AI 和视觉广泛部署的关键。”

Tensilica NeuroEdge 130 AICP 由 Cadence NeuroWeave^™ Software Development Kit（SDK）支持，该工具包适用于 Cadence 的所有 AI IP。NeuroWeave SDK 利用了 Tensor Virtual Machine（TVM）堆栈，便于架构师对其自己的 AI 模型进行调整，优化并部署到 Cadence 的 AI IP 上。Tensilica NeuroEdge 130 AICP 还配备了轻量级的独立 AI 库，用户能够直接在新处理器上对 AI 的一个层进行编程，有效规避某些编译器框架可能产生的潜在开销。

客户和合作伙伴评价

“作为面向汽车市场的 SoC 解决方案领导者，indie 致力于通过 SoC 架构创新，实现高性能、小尺寸和低功耗。为此，我们将处理单元集成至 SoC 中，以实现特定计算功能，确保我们的解决方案能够满足 ADAS 系统在计算机视觉、雷达和传感器融合方面的需求。indie 已在多款量产 ADAS SoC 中成功部署 Tensilica DSPs。我们很高兴地看到 Cadence 在其 IP 产品组合中新增 NeuroEdge AICP 及配套工具、软件库和生态系统，可满足不断演进的 AI 驱动汽车应用需求。”

—— Hervé Brelay

indie 软件工程副总裁

“MulticoreWare 与 Cadence 建立了长期合作伙伴关系，因此我们能够支持 OEM 和一级合作伙伴在汽车和其他边缘环境中部署 AI 工作负载。通过这些合作，我们意识到 NPUs 作为完整、独立的 AI 部署解决方案仍存有不足。凭借 Cadence 在 DSP 技术领域的领先优势，全新 NeuroEdge AICP 硬件和 SDK 恰到好处地弥补了这一空白。围绕 NeuroEdge AICP 构建的 AI SoC 模块不仅为当前主流模型提供卓越性能，还具备出色的灵活性，能够从容应对未来 AI 创新发展。”

—— John Stratton 博士

MulticoreWare 首席技术官

“Neuchips 正在引领针对数据中心和服务器群的边缘 SoC 设计，从而满足大语言模型和 transformer 网络的巨大计算需求。由于 SoC AI 子系统经常面临支持前处理和后处理阶段的挑战，因此我们很高兴能看到 NeuroEdge AICP 被设计用于处理这些任务。Cadence 提供成熟的 Tensilica 工具链和软件基础设施，有助于将这种新 IP 轻松集成到复杂的 SoC 设计中。”

—— Ken Lau

Neuchips 首席执行官

可用性

Tensilica NeuroEdge 130 AICP 现已全面上市，该协处理器符合 ISO 26262 标准，适用于汽车市场。

来源：Cadence楷登

设计高性能传感器封装，确保性能优化

本文翻译转载于：Cadence Blog作者：Vinod Khera 在技术和连通性主宰一切的时代，电子和机械设计的融合将彻底改变用户体验。独立开发器件的时代已经过去；市场对创新、互联产品的需求推动了业内对协作方法的需求。随着电子系统变得越来越复杂，设计人员面临着艰巨的任务：要确保系统的安全、高品质，还要在第一次交付时就要达到要求。要完成这个任务，离不开电子（ECAD）和机械（MCAD）设计以及整个价值链中其他关键功能之间的协同作用。试想一下，要制作一个既紧凑又可靠的传感器，同时遵守严格的性能标准，将会面临哪些挑战？如今的设计师需要这样的解决方案：能支持他们轻松驾驭这个包罗万象的设计流程，在每一步做出明智的决策。是否有一种解决方案可以让设计师探索不同的设计方案，分析设计变化的影响，并做出明智的决策，最终达成预期成果？Cadence 与 Dassault Systèmes 联手提供了一种变革性的产品生命周期管理方法。本文重点介绍通过 Cadence 和 Dassault Systems 平台的集成，使用 Allegro X 的电子设计人员与 3DEXPERIENCE 平台的用户（如 MCAD SOLIDWORKS 和 CATIA）之间如何实现顺畅协作。本文节选自 Dassault Systèmes 的 Dinesh Panneerselvam 和 Cadence 公司的 Steve Durrill 在 CadenceLIVE Silicon Valley 2024 演讲「1」期间进行的演讲。工程设计挑战的新时代从系统级芯片（SoC）到系统级封装（SiP）再到堆叠封装（芯粒），芯片封装变得越来越复杂。随着封装密度的增加，管理热以及热剖面或热问题势在必行。此外，随着系统复杂性的增加，设计人员需要满足苛刻的性能要求并确保结构可靠性。团队彼此孤立、单独处理功能、物理和制造设计的要求导致数据存在于不同的孤立数据库中（EDA、机械设计和 MEMS），这是效率低下的主要原因。孤立的数据库可能进一步导致数据丢失，延长开发周期。为了与时俱进，及时缓解这些问题，行业需要一个全面的解决方案，既能满足性能规格要求，又能满足严格的时间限制。解决方案：从 2D 平面工程工作流到 3D 模型工作流的过渡为了应对上述挑战，行业需要一个基于模型、模板驱动的管理工程工作流，内置多物理场、多尺度分析和完整的系统可追溯性。Cadence 和 Dassault Systèmes 提供了一个解决方案，将电子、机械、软件和系统工程等多个学科结合在一起。要创建与其他系统无缝协调的复杂产品，这种多学科方法至关重要。3DEXPERIENCE 平台提供了一种全面的产品设计定义，所有不同的实体（要求、功能、逻辑和物理）存在于同一个系统中，在相同的数据模型上运行，并且可以相互通信。这种基于模型的系统工程（MBSE）方法可确保（在其中任何一个实体发生任何更改时）所有实体都是同步的，因为系统向所有实体提供相同的数据。例如，如果产品结构发生了变化，它将自动对是否能满足要求的问题提供正向反馈。同样，一切都由工作分解结构（WBS）管理，所有数据结构都是彼此连接的。案例研究：EDA 集成/ MEMS 传感器设计Dassault Systèmes 团队展示了一个用例，呈现了他们与 Cadence 合作设计压力传感器的过程。通过实时连接各种数据库，目标是在 3DEXPERIENCE 平台上创建一个数据模型。除了使用孤立的数据库之外，他们还指出，基于文件的工作流、耗时的工作流以及仿真难以重用和普及导致了可追溯性不足，这是效率低下背后的主要原因。设计与仿真的无缝协作能够使用户实时观察任何更改对系统的影响。例如，假设在 SOLIDWORKS 中创建 MCAD 设计，在 Allegro X 中创建电子设计。在这种情况下，所有内容都汇聚在 3DEXPERIENCE 平台上，并且包含单项数据，任何更改都可以实时反馈。3DEXPERIENCE 平台允许设计人员使用需求驱动的验证。这提供了在平台上本地安装的多物理场求解器内核，使设计迭代变得更快、更简单。新的验证流程也加快了设计探索过程。Allegro X PulseCadence 的 Allegro X Pulse 是 IC 封装和 PCB 数据平台的核心和灵魂。它能存储和管理所有设计、库和 ECAD 模型。Allegro X Pulse 可为设计人员管理数据，构建 IC 封装或电子系统，同时支持实时协作。Allegro X Pulse 可以连接 ECAD 和 MCAD 两个领域。所有流程都是透明的，IC 封装或 PCB 设计人员不必担心不必要的步骤。它在后台完成。利用 3DEXPERIENCE 平台，我们无需手动导出设计数据。总结随着业内产品的互联特性和自主性增强，必须弥合 CAD 与 EDA、MCAD 或 ECAD 之间的差距。两家公司开创性地合作利用了 Cadence Allegro X Design Platform 和 the Dassault Systèmes 3DEXPERIENCE 平台，旨在优化机电系统建模、设计、仿真和产品生命周期管理的整个价值链。这个联合解决方案使各个公司能够专注于复杂的互联电子系统中的多学科建模、仿真和优化。利用这个新的多物理场和多学科解决方案，客户可以加速端到端系统开发过程，同时优化设计的性能、可靠性、可制造性、供应弹性、合规性和成本。来源：Cadence楷登