Cadence推出新一代视觉/成像DSP内核,以13倍更高性能5倍更低功耗实现4K移动成像
美国加州圣何塞，2015年10月19日
Cadence设计系统公司(NASDAQ: CDNS) 今天发布新一代Cadence®Tensilica® Vision P5数字信号处理器(DSP)，一款旗舰级的高性能视觉/成像DSP内核。相比上一代IVP-EP成像和视频DSP，新款成像和视觉DSP核在执行视觉任务时可实现高达13倍的性能提升和超过5倍的功耗降低。
Tensilica Vision P5 DSP为需要超高内存和并行运行的应用程序全新开发，支持要求高像素和高帧率的复杂视觉处理程序。它可用来卸载主CPU的视觉和成像功能，从而提升数据处理能力并降低功耗。因此，终端用户可以受益于这一理想的DSP功能，包括可增强图像和视频、立体声和3D成像、深度图处理、机器人视觉、脸部侦测与认证、增强现实、目标追踪、目标回避及先进的降噪。
Tensilica Vision P5 DSP内核包括一个显著扩大并优化的指令集架构（ISA），面向移动装置、汽车高级驾驶员辅助系统（ADAS，包含行人侦测、交通标志识别、车道追踪、自适应讯号控制以及事故避免）和物联网（IoT）视觉系统应用。
Tensilica Vision P5 DSP的增强功能可以进一步提升软件开发和移植的易用性，为整数、定点和浮点数据类型以及包含验证、自动向量化的C语言编译器的先进工具链提供广泛的支持。该软件环境还可对标准的OpenCV和OpenVX库提供完整的支持，通过超过800种的程序库功能实现既有成像和视觉应用程序的快速高层次迁移。
Tensilica Vision P5内核包含以下创新特性：
•通过SuperGatherTM技术的1024位内存接口，实现视觉处理的复杂数据模式性能最大化；
• 每个周期多达4个向量ALU运算，每个运算最高可达64路数据并行处理；
• 每个周期从128位宽的指令集中运行5个指令以提升并行处理的性能；
• 适用于视觉/成像应用的增强型8位、16位和32位ISA；
• 选用的16路IEEE单精度向量浮点运算处理单元，能在1GHz时提供强大的32GFLOPs的优异性能。
更多资讯请参考:http://www.cadence.com/news/TensilicaVisionP5
Berkeley Design Technology公司（BDTI）联合创始人兼董事长Jeff Bier表示：“视觉处理应用正经历爆炸式增长，需要专用、高效的卸载处理器来处理大量的实时数据流。像Tensilica Vision P5 DSP这类创新处理器能成为日益复杂的视觉应用程序的坚实支柱。”
研究机构Jon Peddie Research的创始人Jon Peddie表示： “当移动设备的分辨率向4K转换时就需要一个更高效更强大的处理器，Tensilica Vision P5 DSP处理器的发布对下一代移动设备至关重要。”
Cadence公司IP事业部首席技术官Chris Rowen表示：“成像算法 正在快速演进并且变得越来越复杂-尤其是在目标侦测、追踪和识别应用上。另外我们也看到市场上出现更多集成多个传感器的整合系统，接收更多的数据用于实时处理。这些高度复杂的系统推动着我们不断推出更高性能更低功耗的DSP。Tensilica Vision P5 DSP便是我们为满足未来市场需求所迈出的重要一步。”
Tensilica Vision P5 DSP是以CadenceTensilica Xtensa®架构为基础并结合了灵活的硬件选项，包括DSP功能库和来自Cadence既有生态系统内的合作伙伴的多种视觉/成像应用。它还能共享Tensilica更广泛的生态伙伴系统，以获得它们的应用软件、仿真和针测、硅片和服务以及更多的内容。Xtensa架构是市场上排名第二的最受欢迎的可授权处理器架构，每年出货量超过20亿个内核，被广泛应用在从传感器到超级计算机的各类产品中。
