首页/文章/ 详情

Cadence 发布 Palladium Z1 企业级仿真平台,开创数据中心级硬件仿真加速新时代

10小时前浏览2

技术要点:

  • Palladium Z1是 Cadence全新推出的企业级硬件仿真加速平台,带来超过5倍的仿真吞吐量,平均工作负载效率较直接竞争对手提升2.5 倍

  • 数据中心级仿真扩展能力,可实现从 IP 块到系统级芯片(SoC)的全面扩展,容量高达92亿门

  • 总体拥有成本(TCO)更低,占地面积仅为 Palladium XPII 平台的 92%,但容量密度则是 Palladium XPII 平台的 8 倍,功率密度更是比 Palladium XPII 平台减少44%

  • Palladium Z1最高可以400万逻辑门的粒度并行执行2304个任务,,可靠性无与伦比,已经被全球多家设计团队用于验证日趋复杂的设计

2015 年 12 月 4日中国北京-Cadence Design System, Inc. (现已正式更名为楷登电子,NASDAQ:CDNS)今天正式推出 Cadence® Palladium® Z1 企业级硬件仿真加速平台。这是业内第一个数据中心级硬件仿真加速器,仿真处理能力是上一代产品的5 倍,平均工作负载效率比最直接竞争对手高出 2.5 倍。PalladiumZ1 平台凭借企业级的可靠性和可扩展性,最多能同时处理 2304 个并行作业,容量可扩展到92 亿门,充分满足市场对硬件仿真加速技术不断发展的需求。这种硬件仿真加速技术被全球设计团队有效地用于验证日趋复杂的系统级芯片(SoC)。

“设计和验证的复杂度增加要求我们使用尖端工具,例如通过硬件仿真技术快速实现可靠系统开发,”NVIDIA公司工程设计总监 Narenda Konda 表示,“因为 PalladiumZ1 平台能处理数十亿门级的设计,具备高精度调试和高级多用户功能,而且所有功能全部集成在一个小型装置中,使得我们能够按计划交付高质量的新一代GPU 和 Tegra 设计。”

Palladium Z1企业级硬件仿真加速平台可以真正实现数据中心资源利用率最大化,采用基于机架的刀片式架构,提供企业级的高可靠性;占地面积缩小至 PalladiumXP II 平台的 92%,但容量密度却达到 PalladiumXP II 平台的 8 倍。Palladium Z1 平台针对仿真资源利用率进行了专门优化,并且在运行时段提供了独有的虚拟外设重定位功能和有效资源自动分配功能,从而避免了重新编译。通过独一无二的海量并行处理器架构,Palladium Z1平台的用户粒度优于最直接竞争对手 4 倍。

“对高级 SoC 设计而言,我们经常同时面临来自于各个项目的数以千记、规模各异的验证任务。”华为公司海思图灵处理器业务部副部长刁焱秋说到,“PalladiumZ1 平台以其高可靠性成为满足我们要求的产品,该平台作为数据中心级计算资源,提供高级多用户功能,可以满足设计以400万门粒度扩展到数十亿门级,保证我们能够在最短的项目计划周期内实现系统验证功能。”

除此之外,Palladium Z1平台还包括其他主要特性和优点:

  • 每个仿真周期的功耗不到 Palladium XP II 平台的三分之一,其主要原因在于功率密度最高下降44%,平均系统利用率和并行用户数均提高 2.5 倍,作业排队周转时间大幅缩短,只有 PalladiumXP II 平台的五分之一,单个工作站上的编译速度高达 1.4 亿门/小时,调试深度和上传速度都有大幅度提高。

  • 利用独有的虚拟外设重定位功能对外部接口进行完全虚拟化。支持精确地远程访问实际和虚拟化外围设备,例如Virtual JTAG。预集成的仿真开发套件适用于 USB 和 PCI-Express® 接口,具备建模准确、高性能和远程访问的功能。与具有验证虚拟机功能的数据库一起使用,可以实现多用户并行离线访问仿真运行数据。

  • 业内通用性最高的平台,具有十几种使用模式,包括运行软件电路仿真、仿真加速并支持软件仿真和硬件仿真之间的热切换、使用 Cadence Joules™ RTL Power estimation进行动态功率分析、基于 IEEE 1801 和 Si2 CPF 的低功耗验证、门级加速和仿真以及比常用标准仿真提高50 倍性能的基于ARM SoC的 操作系统启动。

  • 与 Cadence 系统开发套件无缝集成:包括用于仿真加速的 Incisive®验证平台、用于验证规划和统一指标跟踪的Incisive vManager™、用于高级硬件/软件调试的Indago™ 调试分析仪和嵌入式软件应用程序、基于断言的加速验证 IP、 基于 FPGA 的原型设计平台Protium™(带通用编译器)以及用于多引擎系统用例测试的 Perspec™ 系统验证器。

“我们将看到,在项目规划时间不断紧缩的情况下,客户对于硬件仿真加速容量的要求每两年就会翻一番,主要原因包括验证复杂性增加,对质量、软硬件集成和功耗要求更高。”Cadence 全球副总裁兼硬件与系统验证事业部总经理 Daryn Lau 说,“作为系统开发套件中的一个支柱性产品,Palladium Z1 平台使得设计团队终于可以将硬件仿真加速器作为数据中心计算资源进行使用,而且和使用基于刀片服务器的计算工厂进行仿真毫无差别,进而可以进一步缩短规划时间,提高验证自动化,应对不断上升的验证压力,快速实现最终产品交付。”


来源:Cadence楷登
System电路通用电子芯片UMCadence工厂
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-09-24
最近编辑:10小时前
Cadence楷登
签名征集中
获赞 0粉丝 86文章 116课程 0
点赞
收藏
作者推荐

海思半导体DSP产品设计采用Cadence Innovus设计实现系统

2016年1月18日,中国上海— Cadence Design System, Inc. (现已正式更名为楷登电子,NASDAQ:CDNS)今日宣布,海思半导体(HiSilicon)完成对Cadence® Innovus™ 设计实现系统的评估,将其用于28纳米和高级鳍式场效电晶体数字信号处理器(FinFET DSP)的设计项目。Innovus设计实现系统不仅助力海思半导体实现1.2GHz最佳性能目标,而且对比前代方案进一步缩小20% 产品面积。Innovus设计实现系统采用GigaPlace™ 解算器为基础的布局技术、GigaOpt™ 低功耗优化、CCOpt™ 并发时钟及数据通路优化引擎等先进技术,充分应对高难度的复杂设计。同时,Innovus设计实现系统采用大规模并行处理架构,核心算法能够利用多线程分布式计算,这大幅度提升了使用行业标准硬件进行设计的容量和运行速度。上述先进技术使得海思半导体无需对数百万单元尺寸的设计模块使用层次化实现方法。“我们决定采用Innovus设计实现系统。它不仅能达到我们的目标频率,还能显著缩小DSP模块面积,”海思半导体后端设计部部长夏禹表示。“Cadence的解决方案为复杂高阶工艺节点设计专门打造,不仅能够充分满足客户对产品的要求,产品上市时间也大幅缩短。”“Innovus设计实现系统专为大规模复杂设计打造,解决产品性能以及功耗,性能和面积(PPA)面临的挑战;事实证明,它已经帮助海思半导体实现了PPA和项目周转时间的全面完善,”Cadence数字与签核事业部资深副总裁兼总经理Anirudh Devgan博士表示。“需要特别指出的是,产品面积大幅缩小后依然能实现最高频率目标,不仅帮助海思半导体缩短了实现时间,还节约了大规模设计的研发成本。” 作为下一代物理设计实现解决方案,Innovus设计实现系统可助开发者在实现高质量设计与最佳PPA的同时加快产品上市速度。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈