最新Cadence Allegro DesignTrue DFM技术全面加速产品开发及上市流程_System_半导体

最新Cadence Allegro DesignTrue DFM技术全面加速产品开发及上市流程

业界首款全面、实时、在线的DFM设计技术

将PCB设计工程师从令人沮丧、耗费时间的设计 - 验证 - 修复迭代这一重复劳动过程中解救出来

中国上海，2017年9月20日 – 楷登电子（美国Cadence公司，NASDAQ: CDNS）宣布推出Cadence®Allegro® PCB DesignTrue DFM设计技术，该技术为业界首款实时、在线的可制造性设计（DFM）解决方案，集成了电气、物理和空间的设计规则检查（DRC）。

这一创新技术，集成到Allegro PCB编辑器中，使PCB设计工程师能够在制造验收之前立即识别和纠正错误。通过早期发现错误，设计团队可以减少返工、缩短设计周期、加快新产品开发和上市流程，每次迭代修改约可节省至少一天，整体则可节省数天、甚至数周。

不同于以批处理模式运行DFM检查的传统制造验收工具，Allegro DesignTrue DFM技术在设计时提供了实时、在线的设计反馈，消除了PCB设计工程师和DFM检验团队之间令人沮丧、耗费时间的设计-验证-修复迭代这一重复劳动过程。到了PCB的DFM验收节点，设计者能确保他们的设计与制造规则要求一致，让设计和制造两个环节平滑、高效地衔接。

Allegro DesignTrue DFM技术与目前用于电气、物理和空间规则的，经过验证的Allegro约束驱动设计流程和在线检验解决方案相一致。 Allegro DesignTrue DFM技术提供了一整套检查，以确保设计的可制造性。可以实时检查诸如走线、焊盘、过孔等铜材料与板边和其他铜材料的间距，不同于电气网络规则检查。

该创新技术可以轻松配置，应用前后关系和重用制造规则。 Allegro DesignTrue DFM技术支持DFM规则的导入和导出，并提供2000多个高级检查项目。此外，它采用了一种全新的、更为易用的DRC浏览器，能够一次性处理一类错误。约束是可灵活配置的，能够启用、禁用组和整个类别的规则或单个规则。规则可被应用于刻蚀模式、非刻蚀模式和层叠模式，使设计工程师能够隔离板层、几何形状和切口。新的浏览器可图形化描述DRC，按类型描述DRC，并提供DRC计数图表。用户可以快速排序、浏览和查看，放弃或保留DRC。

Freedom CAD Services公司首席运营官Scott Miller表示：

“PCB复杂性不断增加，延长了设计周期，并使其变得更难以预测。使用了Cadence Allegro PCB DesignTrue DFM技术，我们的PCB设计团队可以确保他们的设计一次性成功，同时考虑到电气、物理和制造方面的约束。这消除了制造验收流程中不必要的迭代，为我们节省数天到数周的时间。”

“加速新产品的开发和上市是客户最优先考虑的问题，”Cadence公司资深副总裁兼定制IC和 PCB事业部总经理Tom Beckley表示：“15年来，Allegro约束规则驱动流程和在线检验解决方案在电子设计领域得到了广泛的应用。作为我们System Design Enablement战略的一部分，我们正将此方法应用于DFM检查，将我们的解决方案扩展到制造领域，使电子设备OEM厂商能够更快速、更自信地将其产品推向市场。”

关于楷登电子 Cadence

Cadence 公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence 公司创新的“系统设计实现” （SDE）战略，将帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。

来源：Cadence楷登

获得TÜV SÜD业界首例全面符合汽车行业ISO 26262标准的“量身定做-TCL1”认证

△ EDA在汽车安全市场的重要性不断提升，TÜV SÜD为此发布全新认证等级△ 汽车芯片设计工程师可以在TÜV SÜD认证数据库中轻松实现流程级认证△ 发布并认证符合新版ISO 26262标准的PCB设计与验证流程文件； Virtuoso Liberate参数特征化解决方案中的现有定制化设计与验证流程，以及增强数字实现与验证流程相关文件也已完成认证楷登电子（美国Cadence公司，NASDAQ: CDNS）日前宣布，获得TÜV SÜD颁发的业界首例 “量身定做 – 工具可信度水平1级（TCL1）”认证，助力汽车半导体制造商、OEM和零部件供应商满足更加严格的ISO 26262汽车安全标准。认证期间，Cadence将工具与流程文件交由TÜV SÜD评估，后者认可Cadence® 流程适用于从ASIL A到ASIL D安全等级的汽车设计项目。功能安全文件工具包涵盖模拟与混合信号、数字前端与验证、数字物理实现与签核以及由将近40个工具组成的PCB设计流程。Cadence以丰富的EDA认证工具与流程文件支持汽车行业的发展。随着EDA解决方案在汽车安全市场重要性的提升，TÜV SÜD和Cadence在增加全新认证级别上达成共识，进一步协助汽车芯片设计师达成ISO 26262标准。Cadence的流程级认证可在TÜV SÜD认证数据库中进行验证。全新认证体系下，每个工具的流程文件工具包都将获得单独认证，有效期五年。TÜV SÜD计划至少每隔一年对工具流程的更新版本进行审查，确保做到ISO 26262合规。 “与Cadence的合作让我们决定，建立专门的文件认证项目，从而让从ASIL A - ASIL D都采用Cadence工具的客户获益匪浅，” TÜV SÜD通用功能安全零部件部门主管 Günter Greil表示。“汽车半导体制造商、OEM和零部件供应商不仅需要满足紧迫的供货周期，同时还要满足ISO 26262规范。全新的文件认证项目可帮助客户减少工具认证花费的时间，助其将更多精力专注在产品创新。” 以下为取得TÜV SÜD“量身定制 – TCL1”认证，并已纳入Cadence汽车功能安全工具包的工具： PCB设计与验证流程：面向Cadence OrCAD®、PSpice®和Allegro®产品套件的全新PCB设计认证流程，包括从原理图设计到模拟，再到物理实现和验证的全部流程。上述套件提供的高性能设计输入、模拟和布局编辑工具为设计工程师提供良好集成一站式环境，助其对电路规范进行安全验证，提高置信性。模拟/混合信号设计、实现与验证流程：基于Cadence Virtuoso® ADE产品套件和Spectre® 电路仿真器，该流程可以实现从设计和仿真到物理实现和验证的晶体管级设计。Cadence Virtuoso ADE Verifier集成仪表板可帮助工程师轻松进行设计验证，确保全部模块都符合整体设计规范。数字设计实现与签核流程：该流程包括RTL-GDSII的设计实现与签核。流程新增对Cadence Virtuoso Liberate®参数特征化解决方案的支持，并与13个现有工具完美集成。上述工具包括：用于汽车设计实现和签核的Cadence Innovus® 设计实现系统、Genus® 综合解决方案、Modus® 测试解决方案、Tempus® 时序签核解决方案、Quantus® QRC提取解决方案和Voltus® IC电源完整性解决方案。经过评估，数字前端设计与验证流程的文件工具包符合ISO 26262规范，预计将于2017年第4季度完成认证。流程文件工具包含有从规范，RTL设计到验证等多种内容。前端数字工具包括Cadence Genus® 综合解决方案和Conformal® 逻辑等价性检查。功能与安全验证能力由Cadence验证套件提供，包括Cadence JasperGold® 形式验证平台、Xcelium® 并行逻辑模拟器（将于2017年第4季度加入流程文件）、Palladium® Z1企业级仿真平台、Protium® FPGA原型平台、vManager® 规划与度量和Indago®调试平台（将于2017年第4季度加入流程文件）。 “Cadence的流程级文件工具包旨在帮助汽车零部件供应商更轻松地满足ISO 26262标准，”Cadence公司新兴技术事业部副总裁Raja Tabet表示。“Cadence预认证文件可帮助客户应对满足标准需要攻克的挑战，我们的客户也很欣赏这种方法的灵活性和便捷性。与TÜV SÜD合作，我们实现了Cadence文件的流程级认证，打造全新‘量身定制 - TCL1’认证标识，充分印证了我们对汽车市场的承诺。Cadence致力于向半导体制造商、OEM和零部件供应商提供支持，助其在市场上脱颖而出。”关于楷登电子 CadenceCadence 公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence 公司创新的“系统设计实现” （SDE）战略，将帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。来源：Cadence楷登