Cadence Tensilica HiFi IP支持面向微控制器的TensorFlow Lite

采用TSMC 7nm工艺制造的测试芯片数据速率达到4400MT/sec中国上海，2018年5月1日 – 楷登电子（美国Cadence公司，NASDAQ: CDNS）今日宣布，面向正在由电子元件工业联合会（JEDEC）制订的DDR5初版标准的首款接口IP芯片原型设计已经完成。Cadence测试芯片采用TSMC的7nm工艺，数据速率可达4400兆传输率每秒（MT/sec），较目前速度最快商用DDR4存储器的3200 MT/sec提高 37.5%。基于这项里程碑式的成就，高端服务器、存储和企业级应用的SOC供应商可以采用Cadence经过芯片验证的PHY及控制器IP开发DDR5存储器子系统。如需了解更多内容，请参阅www.cadence.com/go/ddr5iptestchip。“TSMC充分意识到下一代DRAM对企业和数据中心客户的重要意义，”TSMC设计基础设施市场部高级主管Suk Lee表示。“通过此次DDR5原型器件在我们业界领先的7nm工艺上的成功流片，Cadence证明了双方的紧密协作，我们深感荣耀。这一成就为未来在TSMC制造的服务器和存储芯片提供了一个更高带宽和更大容量的解决方案。”“作为Cadence DDR PHY验证和协作项目的成员，Micron向Cadence提供了首款面向DDR5初版标准的Memory原型设计，” Micron计算及网络事业部数据中心主管Ryan Baxter表示。“我们非常看好Cadence DDR5 IP测试芯片，它可以与我们的DDR5原型存储器器件在4400 MT/sec数据速率下实现良好的互操作性。”“Cadence不断推动新一代高速存储器的开发进程，助力并突破服务器，存储和企业级设备的发展。相较于DDR4，采用DDR5的系统带宽更高，且单比特传输的功耗更低，足以满足更大数据集的计算负载，”Cadence公司资深副总裁兼IP 事业部主管Babu Mandava表示。“Cadence的新一代DDR IP已经就绪，随时可供设计实现，我们将共同推进DDR5 SoC设计。”Cadence已经做好即刻开始与客户接洽的准备，并正式启动将SoC设计与DDR5存储器界面即成的相关工作。关于楷登电子 CadenceCadence 公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用Cadence的软件、硬件、IP和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence公司创新的“系统设计实现” （SDE）战略，将帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。来源：Cadence楷登