首页/文章/ 详情

Cadence优化基于Arm Cortex-A78和Cortex-X1 CPU的移动设备设计开发

11小时前浏览4

     

◆ ◆ ◆ ◆


     


Cadence为Arm Cortex-A78和Cortex-X1 CPU移动设备开发优化版数字全流程及验证套件


     

◆ ◆ ◆ ◆


     


内容提要

  • Cadence 交付优化版数字全流程,为 Arm Cortex-A78 及 Cortex-X1 CPU 提供领先的 PPA 解决方案

  • Cadence 验证套件和引擎助力 Arm Cortex-A78 及 Cortex-X1 CPU 设计工程师提高验证吞吐量


中国上海,2020年5月29日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,将继续拓展与 Arm的长期合作,助力客户开发基于Arm Cortex-A78和 Cortex-X1 CPU的移动设备。为了推进 Cortex-A78 和 Cortex-X1的采纳,Cadence公司交付了完整的数字全流程快速应用工具包(RAK),帮助客户优化功耗、性能和面积目标,提高整体生产效率。此外,Cadence验证套件与引擎也已获得优化,助力创建基于 Cortex-A78和 Cortex-X1 CPU的设计,并为工程师提供更高的验证吞吐量。



 

 

 

数字全流程RAK


 

 

 

Cadence数字全流程RAK经过细致调优,可同时支持7nm和5nm工艺节点,拥有更优化的功耗和性能目标。Cadence RTL到GDS全集成RAK包括Genus™综合解决方案,Innovus™ 设计实现系统,Quantus™提取解决方案,Tempus™时序签核和ECO解决方案,以及Voltus™ IC电源完整性解决方案。数字全流程的关键特性如下:

  • Cadence iSpatial技术统一了Genus合成解决方案及Innovus设计实现系统,实现更高的PPA目标以及更快的设计收敛

  • 从RTL到签核的激励驱动型功耗优化可以帮助设计师获得关键负载模式的更低功耗

  • Cadence独特的数据模型集成了设计实现、时序签核及IR压降签核引擎,同步实现电源完整性及时序签核收敛,是5nm与7nm高阶制程节点环境下的设计关键

 

 

 

验证套件与核心引擎


 

 

 

Cadence验证套件及引擎的强大组合方案经过更进一步的优化,现已支持基于Arm Cortex-A78 和Cortex-X1 CPU的设计,并大幅提高了验证吞吐量。专为Cortex-A78 和Cortex-X1 CPU优化的验证套件包括Cadence Xcelium™ 逻辑仿真平台,Palladium® Z1企业级硬件仿真仿真平台,JasperGold®形式化验证平台,vManager™规划与管理解决方案,以及包括ACE 和 CHI-D CIP以及Perspec™系统验证工具Arm单元库在内的Cadence Arm AMBA® VIP。


支持Cortex-A78 和 Cortex-X1开发的一些关键技术包括:已经被用于锁步(lock-step)验证的JasperGold形式化特性验证(FPV)和时序电路等价性检查(SEC)应用,可实现多核检查并得到满意结果。此外,验证套件的动态引擎已经被多家客户用于验证和早期软件开发。 

“通过与Cadence的长期合作,我们可以帮助客户达到更高的性能、效率和可扩展性,最终打造出差异化的移动产品,”Arm公司客户业务线副总裁兼总经理Paul Williamson表示。“Cadence数字全流程RAK和验证套件及引擎帮助客户构建了使用Cortex-A78 和Cortex-X1 CPU开发下一代移动产品的基础,助力我们的合作客户可以在5G时代引领智能手机体验的变革。”


“我们与Arm一直非常紧密的合作,确保Cadence数字全流程RAK和验证套件及核心引擎可以实现基于Cortex-A78 和Cortex-X1 CPU设计的优化,”Cadence公司市场及业务开发资深副总裁Nimish Modi表示,“客户面临着在有限时间内交付创新移动技术的巨大压力,与Arm的合作可以确保客户更快的采纳Cortex-A78 和Cortex-X1 CPU进行设计,同时实现符合预期的产品目标和质量。”


Cadence数字全流程为客户提供了设计收敛的快速路径,且拥有更好的可预测性。Cadence验证套件由业界最佳的核心引擎、验证平台技术和解决方案组成,可用于提升验证的吞吐量。Cadence验证流程及工具支持Cadence智能系统设计战略,助力客户实现卓越设计。

关于Cadence



Cadence 在计算软件领域拥有超过 30 年的专业经验,是电子设计产业的关键领导者。基于公司的智能系统设计战略,Cadence 致力于提供软件、硬件和 IP 产品,助力电子设计概念成为现实。Cadence 的客户遍布全球,皆为最具创新能力的企业,他们向消费电子、超大规模计算、5G通讯、汽车、航空、工业和医疗等最具活力的应用市场交付从芯片、电路板到系统的卓越电子产品。Cadence 已连续六年名列美国财富杂志评选的 100 家最适合工作的公司。  

© 2020 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。Arm是Arm Limited(或其子公司)在美国和/或世界其他国家或地区的注册商标。所有其他标识均为其各自所有者的资产。

 
来源:Cadence楷登
System电源电路航空汽车电子电源完整性消费电子芯片UMCadence
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-09-27
最近编辑:11小时前
Cadence楷登
签名征集中
获赞 0粉丝 86文章 233课程 0
点赞
收藏
作者推荐

应对5G时代挑战, Cadence推动创新5G与射频协同设计

2020年10月13日至14日,为期两天的第八届电子设计创新大会(EDICON China 2020)终于在北京国家会议中心隆重开展。Cadence在今年非常荣幸受邀为大会带来关于5G系统及射频RF设计的技术分享,以及展示完整系统仿真、射频设计、信号完整性分析及最新设计服务的展台。13日下午,Cadence公司资深应用工程师万智龙先生和Cadence公司资深软件产品专家Dr. Milton Lien,围绕5G创新设计和RF解决方案集成带来专题演讲,分享了设计的经验与见解。 Cadence与AWR自2020年2月Cadence完成对AWR Corporation的收购,AWR设计工具为Cadence在射频/微波设计有关的专门分析和模型带来了更加多样化的经验与技术,两者工具的结合大大缩短复杂应用设计产品的时间,为客户带来更多的便捷与无限可能。 《为5G应用构建功率放大器设计框架》技术报告在10月13日下午场的报告中,Cadence公司资深应用工程师万智龙先生,就主题《为5G应用构建功率放大器设计框架》分享了他的经验与见解。万智龙先生的报告围绕五个部分展开包括Cadence Visual System Simulator™(VSS)系统设计软件的广泛功能介绍、VSS软件中的放大器建模能力、5G概述及在PA设计时面临的独特挑战、利用AWR Design Environment® 软件提供的全方位的工具来促进相控阵系统设计以及在PA设计及分析中的VSS 5G测试平台可带来功能与优势。众所周知,5G通信中,其频段已向厘米波和毫米波扩展,这给PA的设计和性能评估带来了新的挑战。新标准中定义的更大的瞬时带宽也需要更先进的数字预失真(DPD)算法来实现期望的性能。射频/微波模拟软件提供了一个平台,方便设计和分析各种应用的功率放大器。万智龙先生分享了VSS系统设计软件包含集成了最完整的RF系统仿真功能,提供 5G解决方案,可应用于验证功率放大器的设计,轻松应对新的挑战。 VSS通信库包括LTE和5G信号生成并具备分析能力,使用可用的载波聚合,可用于上行和下行链路分析。该软件还提供了测试工作台,使用户可以提交他们的设计并执行符合标准的仿真,以及各种DPD解决方案,这些解决方案可以用于测试PA的行为模型,并在功率放大器成为完整系统的一部分后预测性能并纠正问题。许多可用的DPD解决方案将被提供,客户可以使用这些评估他们的设计。尽管5G通信带来对放大器设计的全新挑战,相控阵系统要求更加详细的模块及验证,VSS软件已做好准备提供更为全面的功能以应对随之而来的各种挑战。 《Virtuoso RF解决方案集成RFIC、RF模块设计以及签核流程》技术报告其后是来自Cadence公司资深软件产品专家Dr. Milton Lien带来主题《Virtuoso RF解决方案集成RFIC、RF模块设计以及签核流程》的报告。Dr. Milton Lien的演讲报告分为三部分内容,包括Cadence® Virtuoso® RF 解决方案的概览,AWR®AXIEM® /EMX®仿真应用以及RF模块与RFIC协同设计环境。 集成无源器件(IPDs)通常出现在无线电前端子系统中,通常使用硅、氧化铝或玻璃技术制造的,以实现阻抗匹配电路、滤波器、耦合器、巴伦和功分器等功能模块。这些电路由离散的、分布的电感和电容元件与传输线组合而成。电磁(EM)仿真需要表征和优化这些电磁结构,以及整个无源器件本身。特别是硅衬底,对电磁求解器提出了一些独特的挑战。有两种类型的电磁求解器通常用于RFIC芯片:基于FEM的全三维求解器和基于MOM的三维平面求解器。Dr. Milton Lien通过实例讲解Cadence EM求解器、AXIEM 3D平面矩量法(MoM)和Analyst™3D有限元法(FEM)来解决硅电磁仿真问题,同时着重讲解如何将AXIEM EM仿真集成到Cadence Virtuoso射频平台,以在整体RFIC和IPD设计流程中电磁求解无源结构。通过Dr. Milton Lien的演讲可以了解到Cadence® Virtuoso® RF 解决方案支持将单个黄金原理图用于RF模块的部署,验证和EM分析,提供多个EM求解器的无缝集成以及支持可重复且快速生成多重布局条件配方,以支持复杂的ground meshes。EDICON CHINA创办至今8年始终不断促进射频/微波和高速数字产品技术相关的交流与发展。而Cadence作为EDA和系统设计行业的领军者之一,将始终与各位携手共进,为通信、计算、RFID、无线、导航、航空航天等等相关领域添砖加瓦,共同分享与探索最新技术,把握电子设计新时代。 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈