推出 Palladium Z2 和 Protium X2 系统，提升硅前硬件纠错及软件验证速度
内容提要
对比上一代，全新的 Palladium Z2 和 Protium X2 系统动力双剑（dynamic duo）组合将容量提高 2 倍，性能提高 1.5 倍
Palladium Z2 硬件仿真加速平台基于全新的自定制硬件仿真处理器，可以提供业界最快的编译速度，结果所见即所得，以及最全面的硅前硬件纠错功能
Protium X2 原型验证系统基于最新的 Xilinx UltraScale+ VU19P FPGA，为 10 亿门级别的芯片设计提供硅前软件验证的最高运行速度和最短的初始启动时间
Cadence 拥有完整的 IP 与 SoC 验证、硬件与软件回归测试及早期软件开发的全系列解决方案
中国上海，2021 年 4 月 6 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日发布 Cadence® Palladium® Z2 Enterprise Emulation 企业级硬件仿真加速系统和 Protium™ X2 Enterprise Prototyping 企业级原型验证系统，用于应对呈指数级上升的系统设计复杂度和上市时间的压力。
基于 Cadence 原有的 Pallaidum Z1 和 Protium X1 产品，新一代系统为当前数十亿门规模的片上系统（SoC）设计提供最佳的硅前硬件纠错效率和最高的软件调试吞吐率。此双系统无缝集成统一的编译器和外设接口，双剑合璧，被称为系统动力双剑（dynamic duo）。
新一代系统基于下一代硬件仿真核心处理器和 Xilinx UltraScale+ VU19P FPGA，将为客户带来 2 倍容量提升和 1.5 倍性能提升，以更少的时间为大规模芯片验证完成更多次数的迭代。此外，模块化编译技术也突破性地应用在两个系统中，使得 100 亿门的 SoC 编译可以在 Palladium Z2 系统 10 小时内即可完成，Protium X2 系统也仅需不到 24 小时就可以完成。
NVIDIA 公司硬件工程高级总监 Narendra Konda 表示：
我们对高端图形和超大规模设计的每一次升级都意味着复杂性的增加，上市时间也愈发紧张，采用结合 Cadence Palladium Z2 和 Protium X2 系统的通用前端流程，我们可以优化功能验证（verification）、功能确认（validation）和硅前软件初启的工作负载分布。得益于增加 2 倍的可用容量、提升 50% 的吞吐率以及更快的模块化编译循环，我们可以按时完成对最复杂 GPU 和 SoC 设计的全面验证。
Palladium Z2/Protium X2 dynamic duo 动力双剑组合被用于应对移动、消费电子和超大规模计算领域最先进应用设计所面临的挑战。
基于无缝集成的流程、统一的纠错、通用的虚拟和物理接口以及跨系统的测试平台内容，该动力双剑组合可以实现从硬件仿真到原型验证的快速设计迁移和测试。
AMD 公司全球院士、方法学架构师 Alex Star 说到：
AMD 成功的重要成果之一，就是加速芯片开发流程并优化 AMD 的左移战略，采用 Cadence Palladium Z2 和 Protium X2 系统提升性能，在保证硬件仿真和原型验证间功能性一致的基础上，可以提升硅前工作负载的吞吐量。快速初启的能力以及在 Palladium Z2 硬件仿真与 Protium X2 原型验证间短时间切换能力，在开发最具挑战的 SoC 设计时，为我们提供了优化自身的左移策略的机会。通过使用拥有业界领先的第三代 AMD EPYC™ 处理器以及 Palladium Z2 和 Protium X2 平台的资格认证的服务器，客户将能够将行业领先的性能计算带入 Palladium 和 Protium 生态系统。
Cadence 公司资深副总裁兼系统与验证事业部总经理 Paul Cunningham 表示：
先进 SoC 设计的硅前验证需要具备数十亿门处理能力的解决方案，该方案须同时提供最高的性能以及快速可预测的纠错能力。我们全新的 dynamic duo 动力双剑组合通过两个紧密集成的系统满足上述要求，包括针对快速可预测的硬件纠错优化的 Palladium Z2 硬件仿真加速系统以及面向高性能数十亿门软件验证优化的 Protium X2 原型验证系统。客户表达的强烈需求让我们深受鼓舞。Cadence 将继续与客户合作，利用新系统实现最高的设计验证吞吐率。
Arm 公司设计服务资深总监 Tran Nguyen 表示：
业界最佳的硬件仿真器是我们取得成功的关键，Arm 在基于 Arm 的服务器上一直在广泛使用硬件仿真加速器和仿真工具，以实现最高的整体验证吞吐率。采用全新的 Cadence Palladium Z2 系统，我们已经在最新设计上实现了超过 50% 的性能提升和 2 倍的容量增加，为我们提供了验证下一代 IP 和产品所需的强大的硅前验证能力。
“Xilinx 与 Cadence 紧密合作，确保 Cadence 的软件前端能与后端的赛灵思 Vivado Design Suite 设计套件无缝协作，” Xilinx 公司关键应用市场资深总监 Hanneke Krekels 表示，“基于 FPGA 的 Cadence ProtiumX2 原型验证平台让使用我们 Virtex UltraScale+ VU19P 设备的用户在十亿门设计上实现数 MHz 的性能。Cadence 与 Xilinx 前端到后端工作流程的紧密集成让软件工程师在开发最早期即可使用上述平台，将宝贵时间用于设计验证和软件开发，而不是耗时的原型验证初启。”
Cadence 验证全流程包括 Palladium Z2 硬件仿真加速系统、Protium X2 原型验证系统、Xcelium™Logic Simulation 逻辑仿真器、JasperGold® Formal Verification Platform 形式化验证平台以及 Cadence 智能验证应用套件，可以提供最经济高效的验证吞吐率。
全新的 Palladium Z2 和 Protium X2 系统是 Cadence 验证套件的组成部分，支持公司的智能系统设计（Intelligent System Design™）战略，助力实现 SoC 卓越设计。Palladium Z2 和 Protium X2 系统目前已在一些客户中成功部署，并将在 2021 年第二季度向业内广泛面世。
