面向TSMC N5和N3工艺推出支持PCI Express 5.0规范的新型低功耗IP_System_电路_航空

面向TSMC N5和N3工艺推出支持PCI Express 5.0规范的新型低功耗IP

长距离、高性能且超低功耗的 PCIe 5.0 IP，面向超大规模计算、网络和存储应用

中国上海，2021 年 5 月 25 日 ——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，面向TSMC N5 工艺技术推出支持 PCI Express^® （PCIe^®） 5.0 规范的 Cadence^® IP 产品。该 IP 将于今年下半年可应用于 TSMC N3 工艺技术。基于 TSMC N3 工艺技术的下一个版本将于 2022 年初流片。

目前，Cadence 与主要客户间就针对超大规模计算和网络应用的 N5 工艺系统级芯片（SoC）设计的合作正在推进。面向 PCIe 5.0 技术的 Cadence IP 包括 PHY、配套控制器和验证 IP（VIP），主要用于超大规模计算、网络应用 N5 工艺系统级芯片（SoC）设计的合作正在推进。利用 Cadence 针对 PCIe 5.0 架构的 PHY 和控制器子系统，客户可以设计出功耗极低的 SoC，并加快产品上市速度。

基于 PCIe 5.0 架构的 Cadence IP 能够以高能效的方式实现传输标准。多家主要客户开展的多项评估均表明，Cadence IP 能在 32GT/s 的最大数据传输率和最差情形的插损情况下，达到业内最低的功耗。利用 Cadence 现有的 N7/N6 工艺硅验证产品，N5 工艺设计可提供一个完全的 512GT/s 功耗优化解决方案，涵盖单时钟通道的所有工作条件。

结合 Cadence 用于 Compute Express Link^™（CXL^™）的低延迟控制器 IP，面向 PCIe 5.0 技术的 Cadence PHY IP 能够为处理器、工作负载加速器和内存扩展器的高速缓存一致性互连提供新的应用类别，并支持广泛的以太网协议。这为需要为网络类应用利用同一 IP 的系统提供了灵活的用例。在 PCIe 5.0 子系统互操作性测试方面，Cadence 现已处于领先地位，并与所有主要的 PCIe 测试设备供应商合作，以实现协议和电气兼容。

“我们很高兴看到 Cadence 扩展其 IP 系列产品，支持 TSMC 先进工艺上的 PCIe 5.0 协议。”TSMC 设计基础架构管理部副总裁 Suk Lee 表示， “我们与 Cadence 的密切合作将帮助我们客户的设计满足严格的功耗和性能要求，并利用基于 TSMC 先进工艺技术带来的领先设计解决方案来加速芯片创新。”

“我们的客户越来越需要的不仅仅是点 IP，还要求能够通过缩短开发时间和加速终端产品部署而提供优势的整体解决方案。我们面向 TSMC N7/N6、N5 和 N3 工艺的高性能 IP 产品组合中，现已增加了超低功耗 PCIe 5.0 解决方案，让我们可以满足这一需求。”Cadence 公司全球副总裁兼 IP 部总经理 Sanjive Agarwala 表示,“我们与 TSMC 紧密合作，确保我们能够继续为 TSMC 最先进的工艺开发先进的 IP。十多年来，我们一直是先进 PHY IP 的主要供应商，是业内拥有最丰富经验的 PHY 设计团队之一。为 PCIe 5.0 架构开发出超低功耗的解决方案，证明了我们的工程团队能够通过不断创新来支持我们的高性能客户群。”

“Cadence 面向 PCIe 5.0 的 PHY 和控制器测试芯片在我们的 Xgig 训练器和分析器平台上的合规性测试中表现出色。”VIAVI Solutions 实验室和产品业务部副总裁兼总经理 Tom Fawcett 说，“与 Cadence 这样富有远见的行业领导者合作，是帮助生态系统建立对新协议的信心和快速加以采用的关键。”

“作为 PCI-SIG^® 的长期成员，Cadence 在促进 PCIe 技术的采用方面发挥了积极作用。”PCI-SIG 总裁兼主席 Al Yanes 表示，“凭借其在 PCIe IP 方面的持续投入和创新，Cadence 是支持最新标准得到广泛采用的成员公司之一。”

面向 PCIe 5.0 架构的 Cadence IP 支持 Cadence 的智能系统设计战略（Intelligent System Design^™），该战略实现了先进工艺节点 SoC 的卓越设计。Cadence 针对 TSMC 先进工艺的全面设计 IP 解决方案产品组合还包括 112G、56G、裸片对裸片（D2D）和高级存储器 IP 解决方案。有关面向 PCIe 5.0 技术的 Cadence IP 的更多信息，请访问 www.cadence.com/go/pcie5pr。

来源：Cadence楷登

DVCon China 2021：Cadence三大技术演讲，点亮验证技术新未来

5 月 26 日，2021 DVCon China ASIC 设计与验证大会于上海成功举办。DVCon 是目前集成电路仿真验证产业极具行业影响力的全球盛会，今年的 DVCon 中国吸引了芯片设计和验证领域内的专家、学者近 300 人参会。作为本次大会的黄金赞助商，Cadence 带来了三场分量十足的技术演讲。支持智能系统设计的计算软件战略Cadence 公司亚太区系统解决方案资深总监 Simon Chang 在本次会议上带来了题为《支持智能系统设计的计算软件战略》的主题演讲。作为 EDA 流程中极为重要的一环，验证与其他 EDA 任务的区别点在于，验证的挑战是永无止境的，这也是为什么设计团队在某个关键节点上会做出推迟流片比继续流片风险更大的判断。Simon 在演讲中用物流中的 UPS 进行举例：各位每天都会收到非常多的包裹，有些可能通过电动车直接配送，有些可能通过卡车进行运输，而跨国跨省的需要飞机空运的方式。如果将这一方式辩证地带入到我们设计过程中来，将所有的产出进行分析之后，我们能够发现验证这块的产出，很难通过一套引擎一路到底，而是要将不同引擎分而用之，再搭配上不同的流程安排，使得验证流程更加高效迅捷。用管理安排逻辑打破“排队”困境验证的挑战之一来源于对工作处理能力近乎无限的需求，验证也因此经常过度占用可用的运算能力。现实总是骨感的，需要验证的项目要把大量时间浪费在排队等待服务器。不同服务器的差别是巨大的，不是 10% 或 20% 这么简单，而是数量级上的区别。Simon 表示：这也就体现出了验证流程计划的重要性，通过将计划与最终产出的结果进行分析、比对、执行。不同的工程能够产生不同的结果，这个结果最好有量化的指标，通过这一流程，我们能够帮助用户在更短的时间内完成极佳的验证效果。 Cadence 的 vManager 为客户提供完整的企业级解决方案，支持多项目、多地点、多引擎的验证管理。它采用高度可用且支持冗余的数据库架构，拥有可扩展的代理服务器接口。它可以在我们的所有验证引擎上编辑和安排验证任务，并可以在所有引擎上将测试范围与其它分析任务联接对应起来。验证引擎平台间不同的“分工与定位”就如同物流中“引擎”代表着飞机卡车等运输工具一般，在性能验证过程“引擎”则代表着工具与平台。Cadence 拥有四大验证引擎：JasperGold 形式化验证平台、Xcelium 仿真平台、Palladium 硬件仿真加速平台和 Protium FPGA 原型验证平台。Simon 表示：和 UPS 的物流工具一样，Cadence 的四大验证引擎也各自拥有不同的目标和权衡。 Simon 在演讲中以 Cadence Palladium 硬件仿真加速平台与 Protium FPGA 原型验证平台为例进行了详细的阐述，他表示：如果说 Palladium 是客户的终极纠错机器，那么 Protium 则是他们的终极性能机器。而且，客户可以根据自己专门的产品需求，选择不同的配置组合，实现最高的验证吞吐量。如何实现更加智能化的验证管理在本次大会上，Cadence 公司中国区验证产品工程总监张立伟带来了《如何实现更加智能化的验证管理》的技术演讲。在演讲中张立伟演示了最新的第四代 Cadence vManager Verification Management 解决方案。利用解决方案中架构提供的功能，能够解决吞吐量、分析效率和可追溯性等问题。张立伟在演讲中表示：该解决方案可应对包括支持多地分布的验证团队，基于云的回归服务器场、自动故障分类、开放的验证数据 API，以及与功能规范和需求管理系统的可靠连接。初创团队之设计与验证加速第三场技术演讲是由 Cadence 公司验证产品团队带来的主题为《初创团队之设计与验证加速》的技术演讲，在本技术演讲中，分别由 Cadence 公司验证产品工程总监孙晓阳、Cadence 公司验证产品高级工程师姜海峰、Cadence 验证产品资深工程师尹欣带来联合演讲《从系统架构角度看虚拟平台》《使用 JasperGold 帮助设计者达成 RTL Signoff》《Cadence 新一代硬件验证产品Palladium Z2 和 Protium X2 系统介绍》和《如何使用 Cadence System VIP 进行 SoC 测试》。随着越来越多的数据共享引擎在不同应用领域中扩展，并且变得越发难以管理进度和成果，设计验证尤其是系统级验证正在越来越多的 SoC 中变得司空见惯。孙晓阳表示：Cadence 提供的解决方案将大幅缩短设计周期，并加速设计开发进程，极大加快验证流程。作为集成电路仿真与验证产业的领军企业，Cadence 见证了数十年间全球半导体技术的创新与发展变迁。EDA 工具在验证领域的每一次技术突破，都为芯片产业不断向前发展提供了强大助力。Cadence 验证套件是 Cadence 系统设计实现战略的重要组成，帮助系统和半导体企业高效创建完整的差异化终端产品。来源：Cadence楷登