首页/文章/ 详情

Cadence 推出全面的终端侧 Tensilica AI 平台, 加速智能系统级芯片开发

12天前浏览30
新的 Tensilica AI 引擎提高了性能,AI 加速器为消费、移动、汽车和工业 AI 系统级芯片设计提供了一站式解决方案

       

内容提要

 面向特定领域、可扩展和可配置的人工智能平台,基于成熟的、经过量产验证的 Tensilica 架构

 为终端侧AI应用提供行业领先的性能和能效

 全面、通用的人工智能软件,满足所有目标市场的需求

 低端、中端和高端人工智能产品系列,适用于所有的 PPA 目标和成本预算

 目前可从 8 GOPS 扩展到 32 TOPS,并可扩展到上百 TOPS 以满足未来的人工智能需求


中国上海,2021年9月14日—楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日发布了用于加速人工智能系统级芯片开发的 Tensilica® AI 平台,包括针对不同的数据要求和终端侧 (on-device) AI 要求而优化的三个支持产品系列。


全面的 Cadence® Tensilica AI 平台涵盖低端、中端和高端市场,提供了可扩展、节能的设备端到边缘端人工智能处理功能,这是当今日益普遍的人工智能系统级芯片设计的关键。与业界领先的独立 Tensilica DSP 相比,新的配套 AI 神经网络引擎 (NNE) 每次推理的能耗降低了 80%,并提供超过 4 倍的 TOPS/W性能,而神经网络加速器 (NNA) 通过一站式解决方案提供旗舰级的 AI 性能和能效。


针对智能传感器、物联网 (IoT) 音频、手机视觉/语音 AI、物联网视觉和高级驾驶辅助系统 (ADAS) 应用,Tensilica AI 平台通过一个通用软件平台提供最佳的功耗、性能和面积 (PPA) 以及可扩展性。Tensilica AI 平台产品系列依托大获成功的 Tensilica DSP,Tensilica DSP 针对特定的应用,已经在消费、移动、汽车和工业市场的领先人工智能系统级芯片中投入量产,包括:


AI Base:包括用于音频/语音的热门 Tensilica HiFi DSP、Vision DSP 以及用于雷达/激光雷达和通信的 ConnX DSP,与 AI 指令集架构 (ISA) 扩展结合使用。

AI Boost:增加了一个配套的 NNE,最初是 Tensilica NNE 110 AI 引擎,可从 64 GOPS 扩展到 256 GOPS,并提供并发信号处理和高效推理。

AI Max:包括 Tensilica NNA 1xx AI 加速器系列——目前包括 Tensilica NNA 110 加速器和 NNA 120、NNA 140 以及 NNA 180 多核加速器选项——该系列集成了 AI Base 和 AI Boost 技术。多核 NNA 加速器可以扩展到 32 TOPS,而未来的 NNA 产品的目标是扩展到上百 TOPS。


所有的 NNE 和 NNA 产品都包括用于提高性能的随机稀疏计算、旨在减少内存带宽的运行时张量压缩,以及可以减少模型大小的修剪和聚类功能。


该全面的通用人工智能软件面向所有目标应用,简化了产品开发,并能随着设计要求的变化而灵活轻松的迁移。该软件包含 Tensilica Neural Network Compiler,该产品支持以下工业标准的框架:TensorFlow、ONNX、PyTorch、Caffe2、TensorFlowLite 和 MXNet,用于自动生成端到端的代码;Android Neural Network Compiler;TFLite Delegates,用于实时执行;以及 TensorFlowLiteMicro,用于微控制器级设备。

“AI 系统级芯片开发者面临的挑战是如何让具有成本效益、差异化的产品更快地进入市场,提供更长的电池寿命和可扩展的性能。”Cadence 公司副总裁兼 IP 事业部总经理 Sanjive Agarwala 表示,“我们拥有成熟、可扩展且可配置的平台,基于我们一流的 Tensilica DSP,具有通用的人工智能软件,Cadence 将帮助AI系统级芯片开发者最大限度地降低开发成本,并满足紧迫的上市时间要求。通过在所有性能和预算水平上实现 AI 赋能,Cadence 正在推动各地人工智能系统实现快速部署。”


客户反馈


Pete Warden,Google TensorFlow Lite Micro 技术负责人



“扩展低功耗的终端侧 AI 功能需要极其高效的多传感计算。Cadence 和 TensorFlow Lite for Microcontrollers (TFLM) 团队多年来一直携手合作,共同开发解决方案,以实现人工智能领域最前沿的高能效应用。实时音频网络使用基于 LSTM 的神经网络算子以获得最佳性能和效率的使用趋势就是一个关键的例子。通过与 Cadence 密切合作,我们正在 Cadence Tensilica HiFi DSP 上集成一个高度优化的 LSTM 算子,大大改善关键用例(如语音通话降噪)的性能。我们很高兴能继续这项合作,并在低功耗人工智能领域提供引领行业的创新。”



 Albert Liu,Kneron 创始人兼首席执行官


“在我们的 KLT720 上部署设备内置 AI 是我们的客户取得成功的关键,也是我们实现‘让人工智能无处不在、惠及所有人’这一使命的关键,KLT720 是具有1.4TOPS性能的人工智能系统级芯片,专门面向汽车、智能家居、智能安防、工业控制应用、医疗和 AI 物联网 (AIoT)。Cadence 的 Tensilica Vision DSP 性能高、功耗低、计算能力强大、带有 AI ISA 扩展及所需的 AI 软件,可以应对最新的 AI 挑战。”



Cristiano Castello,NXP Semiconductors 微控制器产品创新资深总监 


“将 Cadence Tensilica HiFi 4 DSP 集成到 NXP的 i.MX RT600 跨界 MCU 中,不仅为广泛的音频和语音处理应用提供了高性能 DSP 功能,而且还提高了推理性能,即使在超低功耗、电池供电的产品中也能实现人工智能技术。HiFi 神经网络库使 NXP 能够充分利用 HiFi 4 DSP 的 AI 性能,并将其整合到支持 TensorFlow Lite Micro 和 Glow ML 推理引擎的 NXP eIQ 机器学习软件开发环境中。”


Mike Demler,The Linley Group 高级分析师



 “随着人工智能应用迅速从云端扩展到边缘,集成终端侧的人工智能加速器已成为满足 ADAS、移动、智能传感器和物联网低延迟要求的必要条件。AI 系统级芯片需要使用成熟的加速器 IP,以满足每个市场的不同需求,并包含一个全面的软件解决方案。应对性能和功耗需求的不断变化,Cadence 凭借 Tensilica AI Base、AI Boost 和 AI Max 技术提供了一条清晰的迁移路径,成为终端侧 AI IP 全面解决方案市场上广受认可的 IP 供应商。”  


可用性


NNE 110 AI 引擎和 NNA 1xx AI 加速器系列支持 Cadence 的智能系统设计 (Intelligent System Design™) 战略,该战略旨在为系统级芯片的卓越设计提供普适智能支持,预计将在 2021 年第四季度全面上市。

来源:Cadence楷登
SemiconductorsSystem电路通用航空汽车电子消费电子Cadence控制人工智能
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-02
最近编辑:12天前
Cadence楷登
签名征集中
获赞 1粉丝 91文章 466课程 0
点赞
收藏
作者推荐

发布Helium Virtual和Hybrid Studio平台,加速移动、汽车及超大规模系统开发

Helium Virtual 和 Hybrid Studio 实现虚拟及混合平台下的高性能硅前软件验证,助力 5G、移动、汽车、超大规模计算及其它市场中国上海,2021 年 9 月 23 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日发布 Cadence® Helium™ Virtual 及 Hybrid Studio 平台,加速创建复杂系统的虚拟和混合原型。Helium Studio 使得用户很早开始软硬件协同验证和调试,充分支持平台的集成,实现虚拟模型的创建和纠错,并预置了丰富的虚拟模型及混合适配器的组件库。针对采用虚拟或混合模型的 SoC,相较于单纯 RTL 模型,这一系统不仅具备数个量级的仿真速度提升,还可以在 RTL 可用之前实现早期软件的开发。全新的 Helium Studio 在架构设计上与 Palladium™ Z2 企业级硬件仿真平台、Protium™ X2 企业级原型验证平台和 Xcelium™ 逻辑仿真平台等 Cadence 验证引擎原生集成。在 RTL 尚未完成前,Helium Studio 可以在纯虚拟和混合方式下验证嵌入式软件及固件,实现系统的快速开发。开发下一代移动、汽车和超大规模计算应用时,工程师需要在硅前平台对软件进行验证,以确保设计成功并满足上市时间。Helium Studio 允许设计人员构建高质量的虚拟和混合 SoC 原型,得益于软件引擎与 Palladium Z2 平台及 Protium X2 平台的原生集成,Helium Studio 为软件开发人员提供了从虚拟模型到 RTL 的统一调试体验。具体特性有:Virtual Studio:提供基于 GUI 的平台组装,以便快速、正确地构建平台,从而实现早期软件启动。平台组装好后,Virtual Studio 即可用于执行和调试软件堆栈和硬件设计。Hybrid Studio:通过利用预置的丰富混合适配器、事务处理器和智能存储器的组件库,本系统可以帮助设计师快速创建混合组态。各组件之间的通信经过了专门优化,具有最高的吞吐量,且与 Palladium 和 Protium 平台原生集成。全新的换挡技术(Gearshift)支持软件搭建从虚拟到 RTL 的热切换,既可以发挥虚拟引擎的高速,也可按需切换至 RTL 引擎以保证精度。虚拟模型组件库:系统提供了一个全面的虚拟模型库,采用最新的 Arm® 技术模型组合,其中包括对 Armv9-A 系列的支持。设计人员可以在其中访问多个参考和入门的虚拟或混合平台,并且能够在上面运行最新的 Linux 和 Android 操作系统,从而加速新平台的搭建工作。Embedded Software Debug:系统提供统一且全面的嵌入式软件多核、多进程调试。单个调试器可同时支持虚拟平台和 RTL 平台上的软硬件协同工作,让设计人员更好地控制和查看软件。软件引擎与虚拟和 RTL 引擎的原生集成则确保了软硬件调试的同步性。 “对嵌入式软件进行 RTL 和开发早期的同步验证是确保新一代移动、汽车及超大规模 SoC 成功设计的关键。”Cadence 公司资深副总裁兼系统和验证事业部总经理 Paul Cunningham 表示,“全新的 Helium Studio 发挥了 Palladium 和 Protium 系统动力双剑这两款业界最佳验证引擎的优势,助力软件快速开发,成为功耗及性能验证的标杆。这一全新系统将为设计师提供统一的平台,加速验证吞吐率的整体提升。” 全新 Helium Virtual 和 Hybrid Studio 是 Cadence 验证全流程的组成部分,该流程包括 Palladium Z2 硬件仿真加速平台、Protium X2 原型验证平台、Xcelium 仿真平台、JasperGold® 形式化验证平台以及 vManager™ 验证管理平台。在单位投资和单位时间同等条件下,Cadence 验证全流程拥有最高的验证调试吞吐率。Helium Studio 和验证全流程同时支持公司的智能系统设计(Intelligent System Design™)战略,助力系统创新。客户反馈NVIDIA 硬件工程资深总监,Narendra Konda“硅前即可在最新款 GPU 和 SoC 上完成商用 OS 启动和运行业界基准检测程序的能力,是确保一次成功且满足上市时间要求的关键。采用与 Palladium 及 Protium 平台原生集成的 Cadence Helium Virtual 和 Hybrid Studio,我们成功地在硅前找到并修复了多个软件和 RTL 错误。混合平台带来的指数级吞吐率提升让我们可以在硅前环境即可执行长耗时测试。Helium Studio 独特的 Gearshift 技术让我们可以动态实现虚拟到 RTL 的热切换,既提供足够迅速的早期软件开发,也可按需实现 RTL 的精确度。Helium Studio 的嵌入式软件调试功能实现了软硬件协同验证,且无需考虑软件运行环境是虚拟核心还是 RTL 核心。”Cygnus 首席技术官,林庆“我们的团队一直在寻找软件开发和调试前移的新方法,以满足 5G 终端设备解决方案愈加紧张的上市需求。我们采用全新的 Cadence Helium Virtual 和 Hybrid Studio,除了对 5G 设计进行物理层验证,还可以将 L2/L3 层的软件协议代码调试提前 2 个月。Helium Studio 在混合模式的运行速度会加快 50-100 倍,为快速的软件代码迭代提供支持。它与强大的 Palladium 系统原生集成,确保从虚拟到混合再到完整 RTL 软硬件协同仿真的流畅过渡,帮助我们将设计规划提前了数月。”来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈