通过Samsung Foundry 5LPE工艺设计堆叠的原生3D分区流程认证

Palladium Z2 Emulation 在 Microchip 的运行性能提高了 1.5 倍，仿真容量提高了 2 倍中国上海，2022年1月20日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，Microchip 已经部署了 Cadence® Palladium® Z2 Enterprise Emulation Platform 硬件加速仿真平台，用于开发其下一代 ASIC 产品，该产品面向数据中心的高性能和可扩展 SoC 解决方案。与上一代仿真工具相比，Palladium Z2 平台为 Microchip 提供了超过 2 倍的仿真容量，性能提升了 1.5 倍，支持更多用户同时使用，且与现有仿真步骤和使用模式完全兼容。Palladium Z2 平台为 Microchip 的软件和固件开发团队提供了 ASIC 的早期模型，这对于实现硅设计一次成功和软件集成至关重要。利用 Palladium 和 Cadence Protium™ Enterprise Prototyping 原型验证平台的数据库一致性，Microchip 节省了数周的 FPGA 原型验证系统的初始环境搭建和软硬件集成调试时间。除了提供相同的 RTL 数据库外，Palladium 和 Protium 双引擎组合强强联手，可共享统一的硬件外设和虚拟接口的验证环境，让软件和硬件工程师体验到完全无缝和直观的调试过程。“在 Microchip，我们为领先的云数据中心供应商开发高度复杂、安全的 SoC 解决方案，这些都需要强大的验证平台，以便轻松处理我们的多芯片系统。”Microchip 资深主任工程师 Riad Ben-Mouhoub 表示，“Palladium 和 Protium 系统动力双剑组合提供通用编译流程，再加上统一的外设，使我们能够在两个平台之间自由分配验证工作负载。通过新的 Palladium Z2 平台，逻辑容量可提升 2 倍，运行时性能提升 1.5 倍，这使我们能够有效地设计最大的多芯片系统，满足极具挑战性的上市时间和质量要求。我们从 Palladium Z1 平台迁移到 Palladium Z2 平台的过程非常顺利，只需要对我们目前的数据库进行重新编译即可。”Palladium Z2 Enterprise Emulation Platform 企业级硬件仿真加速平台和 Protium X2 Enterprise Prototyping 企业级原型验证系统是 Cadence 验证全流程的一部分，支持公司的智能系统设计 (Intelligent System Design™) 战略。Cadence 验证全流程由核心引擎和验证架构技术组成，提高了验证吞吐量和设计质量，可满足各种应用和垂直领域的验证要求。来源：Cadence楷登