首页/文章/ 详情

基于人工智能的 Cadence Cerebrus 解决方案为下一代定制化设计带来变革性成果

11小时前浏览5


内容提要

  • 借助 Cadence Cerebrus 布局优化功能,联发科将裸片面积缩小了 5%,功耗降低 6% 以上

  • Cadence 携手瑞萨,将 Cadence Cerebrus 应用于两种设计,提高了一种先进节点 CPU 设计的性能,降低了一种 MCU 设计的泄露功耗


中国上海,2022 年 6 月 14 日 —— 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,随着新的生产部署完成,客户加速采用 Cadence® Cerebrus Intelligent Chip Explorer。Cadence Cerebrus 采用人工智能(AI)技术来实现数字芯片设计的自动化和扩展,为客户提供了颇具吸引力的价值主张,在优化功耗、性能和面积(PPA)的同时提高工程生产率。


Cadence Cerebrus 是一项由人工智能驱动的革命性技术,具有独特的强化学习引擎,可自动优化工具和芯片设计,改善 PPA,显著减少工程量和总体流片时间。例如,Cadence Cerebrus 布局优化功能可以帮助客户缩小裸片尺寸,远超人类的设计潜力。因此,Cadence Cerebrus 与其他的 Cadence 数字产品配合使用时,可实现业内最先进的数字全流程,涵盖从实施到签核的所有环节,带来突破性的工程效益。      

 “我们一直在想方设法帮助客户提高生产率。Cadence Cerebrus 利用人工智能功能,最大限度地减少手工作业,这样设计工程师可以专注于更重要的项目。”Cadence 数字与签核事业部高级副总裁兼总经理 Chin-Chi Teng 博士说道,“不到一年前,我们推出了 Cadence Cerebrus,很高兴地看到客户迅速投入使用并意识到这款产品的全部潜力。联发科和瑞萨等客户在 PPA 和生产率方面取得了巨大成效,如今他们已经将这个工具广泛地用于生产过程。”


Cadence Cerebrus 

用于联发科的生产流程


联发科是一家领先的无晶圆厂半导体公司,每年有超过 20 亿部联网设备采用该公司的产品,横跨移动、智能家居、连接和 AIoT 产品等领域。


“联发科致力于提供最佳 PPA,使基于人工智能的 Cadence Cerebrus 解决方案成为我们最新先进节点项目的最合理选择。”联发科硅产品开发部资深副总经理 Harrison Hsieh 说道,“在系统级芯片模块上,Cadence Cerebrus 布局优化功能将裸片面积缩小 5%,功耗降低 6% 以上。在体验了提高生产率、改善 PPA 和易于集成到联发科 CAD 流程等诸多好处之后,我们在生产流程中部署了Cadence Cerebrus。”    

Cadence Cerebrus 

用于瑞萨的生产流程


瑞萨是微控制器、模拟和电源设备的领先供应商,其产品用于汽车、工业、基础设施和物联网行业。

    

“我们需要能够改善各种工艺节点和设计类型 PPA 的自动化方法。”瑞萨电子公司共享研发 EDA 部门副总裁 Toshinori Inoshita 说道,“我们部署和优化 Cadence Cerebrus 以满足我们所有的独特需求,并取得了显著的设计成果。在先进节点的 CPU 设计中,我们体验到了更出色的性能,总负时序裕量(TNS)提高了 75%。此外,Cadence Cerebrus 还大幅降低了一种关键 MCU 设计的泄露功耗。我们打算利用 Cadence Cerebrus,进一步提高性能和生产率,同时缩短流片时间。”    


Cadence Cerebrus 是 Cadence 数字全流程的一部分,其中包括 Innovus Implementation System、Genus Synthesis Solution 和 Tempus Timing Signoff Solution,支持 Cadence Intelligent System Design 策略,使客户能够实现卓越的系统级芯片设计。原文”了解更多

来源:Cadence楷登
System化学电源电路半导体航空汽车电子消费电子芯片Cadence控制人工智能
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-02
最近编辑:11小时前
Cadence楷登
签名征集中
获赞 0粉丝 86文章 395课程 0
点赞
收藏
作者推荐

Cadence 深化与 Arm 合作,助力移动设备芯片加速开发

内容提要Arm 2022 全面计算解决方案(TCS22)和 Cadence 工具为客户提供高效流片途径 Cadence 优化了其 RTL-to-GDS 的数字流程,并为 Arm Cortex-A715 和 Cortex-X3 CPU 以及 Mali-G715 GPU 提供了相应的 5nm 和 7nm 快速应用工具包(RAK),使设计人员能够更快地将设计推向市场,同时提高产品质量Cadence 验证流程帮助客户提高验证吞吐率并实现高级软件调试 2022 全面计算解决方案的开发中使用了 Cadence 的数字和验证流程中国上海,2022 年 7 月 6 日 —— 楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布扩大与 Arm 的合作,利用 Cadence® 数字和验证工具以及新的 Arm®2022 全面计算解决方案(TCS22),助推移动设备芯片开发。TCS22 包括 Arm Cortex®-A715 和 Cortex-X3 CPU 以及 Arm Mali™-G715 和 Immortalis™-G715 GPUs。通过此次合作,Cadence 为 5nm 和 7nm 节点提供全面的 RTL-to-GDS 数字流程快速应用工具包(RAK),帮助客户实现最优的功耗、性能和面积(PPA)目标并提高生产效率。此外,Cadence 已经为 Cortex-A715 和Cortex-X3 CPU 以及 Mali-G715 和 Immortalis-G715 GPU 验证了移动参考平台,以启动客户验证流程。用于 Arm 全面计算解决方案的 Cadence 数字流程Cadence 集成的 RTL-to-GDS RAK 已使用最新的 Arm TCS22 针对 SoC 开发进行了优化,包括 Cadence Cerebrus™ Intelligent Chip Explorer、Innovus™ Implementation System 设计实现系统、Genus™ Synthesis Solution 综合解决方案、Modus DFT Software Solution、Quantus™ Extraction Solution 提取解决方案、Tempus™ Timing Signoff Solution 时序签核解决方案和 ECO Option、Voltus™ IC Power Integrity Solution 电源完整性解决方案、Conformal® Low Power® Equivalence Checking 逻辑等价性检查以及 Conformal Low Power 低功耗方案。数字快速应用工具包为 Cortex-A715 和 Cortex-X3 CPU 以及 Mali-G715 GPU 和 Immortalis-G715 GPU 用户提供了若干关键功能。例如 Cadence Cerebrus 人工智能驱动的流程优化能够快速有效地完成特定设计,减少工程工作量。Cadence iSpatial 技术提供了可预测的集成式实现流程,最大程度加快设计收敛。快速应用工具包(RAK)还包括创新的智能层次结构流程,在大型高性能 CPU 上能实现更好的周转时间。数字流程的集成式 Tempus ECO 签核技术能根据基于路径的分析,提供准确的最终设计收敛。最后,活动感知的功耗优化引擎与 Innovus Implementation System 和 Genus™ Synthesis Solution 相结合,大大降低了动态功耗,使客户能够实现低功耗目标。用于 Arm 全面计算解决方案的Cadence 验证流程验证流程包括 Cadence Xcelium™ Logic Simulation Platform、Palladium® Z1 和 Z2 企业级硬件仿真平台、Helium™ Virtual 和 Hybrid 平台、Jasper Formal Verification Platform、vManager™ Planning 和 Metrics、VIP 和 System VIP 工具以及基于 Arm 设计的相关内容。Cadence 验证流程帮助客户提高验证吞吐率并实现高级软件调试,被用于包含 Cortex-A715 和 Cortex-X3 CPU 以及 Mali-G715 GPU 的系统级芯片。此外,基于Cadence Helium 与 Palladium 和Protium(也称为动力双剑)平台 ,通过包含 Arm Fast Model 的虚拟和混合平台参考设计,客户在项目早期即可进行软件开发和验证。“随着 Arm TCS22 的交付,我们能够帮助客户打造出高性能、高效率且安全的产品,为各种移动应用提供最佳的用户体验,”Arm 公司副总裁兼客户业务线总经理 Paul Williamson 表示,“通过与 Cadence 的持续合作,双方的共同客户可以利用我们最新的 Armv9 CPU 和 Mali-G715 GPU 以及 Cadence 数字和验证流程,更快地将系统级芯片产品推向市场。”“与 Arm 的最新合作进一步展现了我们的承诺,即赋能设计师打造世界上最先进的移动设计,提供最佳用户体验。Arm 利用最新的 Cadence 数字和验证流程创新来开发 Arm TCS22,双方的合作使客户能够利用这些创新来最大程度优化功耗和性能,更快地实现流片成功。”Cadence 公司资深副总裁兼数字与签核事业部总经理 Chin-Chi Teng 博士表示。Cadence 数字流程可帮助客户实现 PPA 目标,而验证全流程有助于提高验证吞吐量。这些流程支持更广泛的 Cadence 智能系统设计(Intelligent System Design™)战略,助力客户实现卓越的系统级芯片设计。 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈