Cadence 数字和定制/模拟设计流程获得台积电最新 N4P 和 N3E 工艺认证

楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，Cadence® GDDR6 IP 在 TSMC N5 工艺节点上顺利通过硅验证，性能超越 Cadence 上一代 16Gbps 设计。GDDR6 IP 包括 Cadence PHY 和控制器 Design IP 以及验证 IP（VIP），专门针对超高带宽的存储器应用，如超大规模计算、5G 通信、汽车和消费电子。GDDR6 特别适用于人工智能/机器学习（AI/ML）芯片中的内存接口，随着人工智能推理应用不断增加，这些芯片的数量也在激增。客户在使用 Cadence 和 TSMC 技术设计这些连接到 GDDR6 存储器的芯片时，可以加快开发速度并降低风险。Cadence GDDR6 IP 在 TSMC N5 节点上以 22 Gbps 的速度运行，数据速率是 DDR5 和 LPDDR5 等其他最新一代标准的 2 倍以上，比 Cadence 上一代的 16 Gbps 设计要快 37%。在全工作条件范围内，改进后的架构允许每个 pin 有高达 22 Gb/s 的带宽（每个芯片达 704Gb/s），运行功耗和空闲功耗小，比特误码率（BER）低，以实现更高的可靠性和更大的带宽。相应的 GDDR6 控制器 IP 延续了 Cadence DDR 控制器设计的各种性能和可靠性优势。““与 Cadence 上一代面向 TSMC N7、N6 和 12nm FinFET Compact（12FFC）工艺的解决方案相比，Cadence 针对 TSMC N5 制程的最新 GDDR6 IP 实现了硅片性能的大幅提升。这是我们最新的合作成果，它将 Cadence 领先的 IP 解决方案与 TSMC 先进的制程技术相结合，为 AI/ML、超大规模应用和其他计算密集型应用中的新芯片提供支持。”—— Dan KochpatcharinTSMC 设计基础设施管理部主管““Cadence 致力于扩大我们的 IP 产品组合，以满足客户不断变化的设计要求。客户现在可以信心满满地在 TSMC N5 工艺节点上利用 Cadence GDDR6 设计 IP 实现更高的带宽。基于 GDDR6 的 PHY 和控制器设计 IP 经过改进，在 TSMC N5 工艺中的 DRAM 数据速率为 22Gbps，是 TSMC 先进节点 GDDR6 系列 IP 中速率最快的。”—— Sanjive AgarwalaCadence 公司副总裁兼 IP 事业部总经理GDDR6 IP 支持 Cadence 智能系统设计（Intelligent System Design™）战略，旨在实现先进节点系统级芯片（SoC）卓越设计。来源：Cadence楷登