Cadence 新流程实现在台积电先进工艺节点上的定制/模拟设计自动移植_System_Fidelity_电路_航空

Cadence 新流程实现在台积电先进工艺节点上的定制/模拟设计自动移植

内容提要

两家公司借助增强的 PDK，轻松实现模拟模块的节点间移植，涵盖多种 FinFET 工艺，加快设计收敛
早期客户发现普通模拟模块的设计周期缩短 2.5 倍以上
Cadence Virtuoso 设计平台针对台积电 FinFET 技术的设计移植和自动化进行了专门优化

中国上海，2022 年 10 月 28 日 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）与台积电合作，在 Cadence^® Virtuoso^® 设计平台上为采用台积电先进工艺技术的定制/模拟 IC 模块开发了节点间设计迁移流程。Cadence 携手台积电研发团队，确保 Virtuoso Schematic Editor 和 Layout Editor 将采用台积电 N5 和 N4 工艺技术的源设计自动迁移到采用台积电 N3E 工艺技术的新设计。这个新迁移流程的早期模拟设计 IP 试验表明，与人工迁移相比，普通模拟模块的设计时间缩短 2.5 倍以上。

集成到 Virtuoso 设计平台中的 Virtuoso Application Library Environment 原理图移植解决方案可以自动将源原理图的单元、参数、引脚和连线从一个工艺节点移植到另一项技术。然后，利用 Virtuoso ADE Product Suite 的仿真环境和电路优化技术对目标原理图进行调整和优化，验证新原理图是否符合所有必要的测量目标。

Virtuoso Layout Suite 支持现有版图在给定工艺技术上的复用，利用自定义布局和布线自动化技术，在新的工艺技术上快速重建移植后的版图。借助 Virtuoso Layout Suite 模板、台积电模拟映射技术和 Virtuoso 设计平台布线技术，设计人员可以自动识别和提取现有版图中的器件组，并将模板应用于新版图中的相似组。

“通过我们与 Cadence 的持续合作，当客户在 Virtuoso 设计平台上进行模拟模块的节点间设计移植时，能够提高生产力并加速设计收敛。借助我们的增强型 PDK，客户可以轻松地将定制/模拟模块从我们广泛使用的一种工艺迁移到另一种工艺，并利用我们的最新技术，改善功率、性能和面积。”

—— Dan Kochpatcharin

台积电设计基础设施管理部负责人

“通过与台积电的紧密合作，我们的客户现可以在 Virtuoso 设计平台上实现最复杂的工艺移植和定制/模拟版图布线自动化功能。我们与双方的共同客户持续合作，了解他们的实际设计要求。这种新的节点间设计移植技术易于使用，满足了我们客户对最具挑战性的定制模拟设计的关键需求。”

—— Tom Beckley

Cadence 公司高级副总裁兼定制 IC、

IC 封装与 PCB 和系统分析事业部总经理

Cadence Virtuoso 设计平台支持 Cadence 智能系统设计（Intelligent System Design^™）战略，助力实现系统级芯片（SoC）的卓越设计。

来源：Cadence楷登

Cadence High-Speed Ethernet Controller IP上市

全新 Cadence High-Speed Ethernet Controller IP 系列速度高达 800Gbps 的以太网子系统解决方案，助力实现硅验证内容提要🔸 High-Speed Ethernet Controller (MAC/PCS/FEC) IP 系列与 Cadence SerDes PHY IP 联合实现高达 800G 的完整以太网子系统解决方案🔸 支持单通道和多通道以太网应用，符合 IEEE 802.3 和以太网技术联盟规范🔸 经过硅验证的集成子系统提供了最佳 PPA 并简化 SoC 设计中国上海，2022年4月13日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布推出 Cadence® High-Speed Ethernet Controller IP 系列产品，其中包括高达 800G 的完整以太网子系统解决方案，以及面向先进工艺节点的 Cadence SerDes PHY IP。该控制器 IP以低延迟、高速为特点，针对功耗、性能和面积(PPA) 进行了优化，扩展了Cadence 的Ethernet Controller IP 组合，非常适合新一代云、人工智能和机器学习(AI/ML) 以及 5G 基础设施中的各类以太网应用。目前，Cadence 正在与一些客户达成合作，此新产品系列获得了一些正向反馈。新的控制器系列支持 100G、200G、400G 和 800G 以太网的不同累加带宽，并提供以下功能：支持单通道和多通道以太网解决方案，符合 IEEE 802.3 和以太网技术联盟的规范IP 提供全功能的媒体访问控制 (MAC)、物理编码子层 (PCS)、前向纠错 (FEC) 和物理介质附件 (PMA) 块，以构成完整架构集成的 FEC 支持，包括 RS(528,514)、RS(544,514)、Firecode 和以太网技术联盟低延迟 RS FEC，使客户能够根据自己的应用需求灵活选择最佳方案加上 Cadence 领先的 112G/56G 和其他以太网 SerDes PHY IP，Cadence 可以借助集成 PHY 和控制器交付完整的子系统，使客户能够轻松集成并精简其 SoC 设计。集成子系统在 AI/ML 客户应用中通过了硅验证，可提供更好的 PPA 结果。“云、AI/ML 和 5G 的爆炸性带宽需求推动了以太网协议的发展，并加速了 800G 以太网的市场采用。” Cadence 公司副总裁兼 IP 事业部产品总监 Rishi Chugh 说，“Cadence 继续在设计和接口 IP 方面投资，以满足客户快速发展的需求。Cadence 高速以太网子系统解决方案具有一流的 PHY 和功能丰富的控制器 IP，进一步巩固了我们在高性能连接 IP 产品方面的领先地位。” High-Speed Ethernet Controller IP 系列和集成子系统解决方案扩展了 Cadence 的以太网 IP 组合，支持 Cadence 的智能系统设计™ (Intelligent System Design™) 战略，旨在实现 SoC 的卓越设计。以上产品现已全面上市，可供广大客户使用。来源：Cadence楷登