Cadence 112G-LR SerDes 在 GUC 的 HBM3/GLink/CoWoS 平台上经过硅验证
GUC 的大芯片 CoWoS 平台将 Cadence 112G-LR SerDes 的多个实例与 7.2Gbps HBM3 控制器和 PHY 以及台积电 N7 工艺 GLink-2.5D die-to-die IP 集成在一起,代表了现实世界的 CPU、GPU、AI 和网络芯片。Cadence 与 GUC 合作开发了中介层设计,以满足 112G-LR SerDes 通过硅(CoWoS-S)和有机(Cowos-R)中介层发送信号的高速信号完整性(SI)和电源完整性(PI)要求。112G-LR SerDes 已在 GUC CoWoS 平台上经过验证,在大规模人工智能/高性能计算/网络芯片条件下表现出卓越的性能和稳定性。
“我们基于台积电 CoWoS® 技术的人工智能/高性能计算/网络平台满足系统层面的高功率、高速度要求,体现了我们在提供完整的先进封装解决方案方面的行业领导地位,”GUC 首席技术官 Igor Elkanovich 说道,“Cadence强大且具有量产质量的 112G SerDes 有助于我们释放可扩展、多芯片人工智能、高性能计算和网络解决方案的新潜力。”
“Cadence 112G-LR SerDes 在基于台积电 CoWoS 技术的 GUC 平台上成功经过验证,这是设计生态系统在 2.5D 多芯片封装解决方案展开合作的典范,”台积电设计基础设施管理部负责人 Dan Kochpatcharin 说道,“Cadence 领先的 IP 解决方案与台积电的先进技术相结合,可实现人工智能/机器学习、高性能计算和网络应用的系统级创新。”
“我们与 GUC 的成功合作体现了 Cadence 如何通过我们的智能系统设计(Intelligent System Design)战略提供卓越的 SoC 设计,”Cadence 公司副总裁兼 IP 事业部总经理 Sanjive Agarwala 说道,“Cadence112G-LR/ELR PAM4 SerDes IP 系列产品已被广大客户用于实现人工智能、高性能计算、网络和 5G SoC 设计。这一里程碑扩大了我们的合作,使 GUC 能够证明其开创性 CoWoS 平台的强大实力,同时巩固了 Cadence 在高性能连接 IP 产品方面的领导地位。”
Cadence 112G-LR SerDes 采用了业界领先的模数转换器(ADC)和数字信号处理(DSP)技术,可提供卓越的长距离性能、出色的裕量以及优化的功耗和面积。该 IP 提供多速率支持,包括 PAM4 模式下的 112/56Gbps,以及 NRZ 模式下的 56Gbps 和更低的数据速率。该 IP 支持标准和先进封装技术。
112G-LR SerDes IP 是 Cadence IP 产品组合的一部分,支持 Cadence 的智能系统设计(Intelligent System Design)战略,助力实现卓越的 SoC 设计。