首页/文章/ 详情

CadenceLIVE 精彩回顾 | 人工智能时代下,如何用计算软件加速智能系统设计?

2小时前浏览2
 


CadenceLIVE China 2023 中国用户大会 8 月 29 日在上海浦东嘉里中心大酒店圆满落幕,众多专业人士汇聚于此,共同探讨分享从 IP/SoC 设计、验证仿真、系统分析及多物理场仿真、计算流体力学,到封装和板级设计全流程的先进技术。Cadence 资深副总裁兼数字与签核事业部总经理滕晋庆先生出席现场,并发表主题为《用计算软件加速智能系统设计》的精彩演讲。



 

滕晋庆先生在演讲中表示,时隔将近四年的时间,很高兴能够再次回到 CadenceLIVE China。在过去的几年,半导体行业有着非常好和健康的成长,但众所周知,今年对半导体同仁来说是艰难的一年,尤其是因为库存调整而导致收入和投资的双减。

然而,我们在不确定的环境中还是看到了很多确定的增长,市场调查机构 IBS 的最新预测仍然强劲,预计半导体行业到 2029 年将突破 1 万亿(1 兆)美元的大关,几乎是现在的两倍。另一件令我们和整个行业兴奋的事情是,IBS 预测全球系统业务收入在 2027 年将达到 3 万亿美元。

 

今日世界改变的步伐比从前更快更多元化,数以亿计的手机、社交软件、网站和 Edge Devices 在每一分每一秒都在收集数据,数据量和数据类型都有巨幅的成长。

这些数据必须要储存在云端,必须要处理,需要很快的传送到不同的地方,而且这些数据也需要被分析,才能应用在多种不同层面的工作。每一步骤都深度依赖于计算、网络和存储方面的重大创新。

在这里最重要的关键是能否以更智能的方式来分析大数据, 从而实现更自动化的决策, 其实这就是人工智能/机器学习,也是现在整个电子和半导体行业最大的推动力。一个很明显的趋势就是我们看到越来越多的系统公司在定制芯片,从而能够更有效地分析新类型的数据。

Cadence 用三个同心圆看待世界:最内圈是芯片;然后是系统圈;最外面是数据圈。这三个同心圆其实在各行各业都有所体现。

 

如果你观察现在最先进芯片,它们在 1 英寸 × 1 英寸的面积上,大约集成了 1 千亿个晶体管,这已经是非常惊人的数字了。但到 2030 年,相同尺寸芯片上将会有 1 万亿个晶体管。晶体管数量至少会增加 10 倍,如何才能实现?离不开 EDA 的支持。

EDA 的核心就是自动化,从在定制工具中手工绘制电子电路,到 RTL Synthesis 和自动布局布线,每一步的创新都实现了 10 倍以上生产力的提升。现在,我们正处在电子设计自动化新时代的开始,我们计划为我们的客户实现另一个 10 倍的生产力提升。

 

真正的人工智能的时代已经来临,Cadence 多年来一直致力于人工智能的研发。

放眼未来,我们对下一个世代 EDA 的目标是将传统的单一工具和单一运行环境转变为多运行、多工具协作的设计环境,并结合大数据平台和 re-enforcement learning(强化学习)从设计数据中学习,从而能够为下一次 EDA 工具运行自动做出优化决策。这样我们可以大量减少工程师人工决策和 debug 的时间, 大幅度地提升工程师的生产力。

要实现这一目标,需要一个良好的大数据分析平台——JedAI。JedAI 是专门针对 EDA 和电子行业的企业级大数据分析平台,它可提供管理这种多运行设计环境的平台,并且还允许开放 API 供客户直接使用 JedAI。

迄今为止,我们拥有最全面最完整的人工智能驱动设计平台产品组合,涵盖从芯片到系统的各个领域。它们都具有多次运行优化功能,可以真正提高设计工程师的生产力。

 

系统设计与分析已成为 Cadence 的最重要平台之一。整个半导体和系统组合的功率和热分析未来会变得非常重要,无论是 3D-IC、数据中心、智能手机或电动汽车。Cadence 在这个领域投入巨大。这个领域一个令人兴奋的事是所有的 Mulitphysics System Simulation 在数值分析的稳定度十分良好。与 EDA 不同,例如 Transistor-level simulation,它是非常非线性的,是最困难的仿真问题之一。去年,我们从 Stanford 大学收购了一支拥有各种 GPU 专业知识的优秀团队。我们将应用 GPU 或 Special Compute 于系统仿真,以获得 10 倍的 TAT 和有效地降低仿真所需要的硬件成本。

 

Cadence 在中国耕耘 30 年,我们对中国的承诺也三十年未曾改变。

这一点,也深深体现在过去 5 年选择 Cadence 作为解决方案的客户数目上。2023 年利用 Cadence 产品的中国客户的数目比 2018 年增长了一倍以上。

作为世界和中国核心 EDA 的第一提供商,我们一直持续不断加大在中国的投入:

2022 年 Cadence 中国员工数目增长了超过 10%。

在人才培养方面,几百位实习生从 Cadence 顺利毕业,加入了设计公司,晶圆厂和高校。

楷登中国也连续八年被评为最佳职场。

无论是内部员工成长,还是各种社会公益活动,都可以看到楷登中国的身影。所以我们不光为我们的技术自豪,我们也为我们所体现的企业社会责任感所骄傲。


   

最后,滕晋庆先生引用荀子的一句名言:“道阻且长,行则将至,行而不辍,未来可期!”半导体从来不是一条简单的路,也不是一帆风顺的。Cadence 愿意做您最强有力的后盾,伴您一路前行!

来源:Cadence楷登
System非线性化学电路半导体系统仿真航空汽车电子UG消费电子芯片Cadence人工智能
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-04
最近编辑:2小时前
Cadence楷登
签名征集中
获赞 0粉丝 86文章 466课程 0
点赞
收藏
作者推荐

Cadence 推出新的系统原型验证流程,将支持范围扩展到 3Dblox 2.0 标准

内容提要● Cadence Integrity 3D-IC 平台现已全面支持最新版 3Dblox 2.0 标准,涵盖 TSMC 的 3DFabric 产品● Integrity 3D-IC 平台以独特的方式将系统规划、实现和系统层级分析整合成为一个解决方案,实现无缝的原型验证● 共同客户可为其 AI、移动、5G、超大规模计算和物联网 3D-IC 设计进行系统原型建模,加快多芯粒设计周转时间中国上海,2023 年 10 月 8 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布推出新的系统原型验证流程,该流程基于 Cadence® Integrity™ 3D-IC 平台,并支持 3Dblox 2.0 标准。Integrity 3D-IC 平台 完全兼容 3Dblox 2.0 标准语言扩展,流程针对所有台积电(TSMC)最新的 3DFabric™ 产品进行了优化,包括 Integrated Fan-Out(InFO)、Chip-on-Wafer-on-Substrate(CoWoS®)和 System-on-Integrated-Chips(TSMC-SoIC®)技术。通过 Cadence 与 TSMC 的最新合作,客户可为其 AI、移动、5G、超大规模计算和物联网 3D-IC 设计进行系统原型建模,加快设计周转时间。原型验证需要对各种 3DFabric 技术采用两种不同类型的可行性检查方法:用于热分析和 EM-IR 分析的粗粒度可行性,以及用于 die-to-die 连接的细粒度可行性。粗粒度可行性通过与 Integrity 3D-IC Platform 的系统级工具集成实现,包括 Voltus™ IC 电源完整性解决方案 和 Celsius™ 热求解器,可为 TSMC 所有最新 3DFabric 配置提供无缝的原型验证。细粒度可行性通过硅布线解决方案以及合作开发用于 3DFabric 技术的新一代自动布线工具来实现,其中包括支持 TSMC InFO 和 CoWoS 产品的原型验证功能,该功能通过 Integrity 3D-IC 实现,可有效提升性能。Integrity 3D-IC 平台经认证可用于 TSMC 的 3DFabric 和 3Dblox 2.0 规范。它将系统规划、实现和系统级分析整合到一个平台中,由于 Cadence 3D 设计和系统分析工具之间共享基础框架,客户可以更高效地执行可行性检查。此外,Cadence Allegro® X 封装解决方案还通过先进的 InFO 专用设计规则检查(DRC)得到了增强。支持 3Dblox 2.0 标准的流程提供芯片镜像功能,使工程师能够重复使用芯粒模块数据,提高生产力和性能。此外,这些流程还通过 Cadence Pegasus™ 验证系统提供芯粒之间的 DRC,帮助设计人员自动创建用于 DRC 的芯粒间 CAD 层。“随着多种封装选项可用于实现多晶粒芯片设计,早期原型验证和可行性研究的重要性日益凸显,”TSMC 设计基础架构管理事业部负责人 Dan Kochpatcharin 表示,“通过我们与 Cadence 的持续合作,以及新增支持 3Dblox 2.0 标准的最新原型验证功能,双方的客户能够利用 TSMC 全面的 3DFabric 技术和 Cadence 流程,显著提高 3D-IC 设计的生产力,加快产品上市。”“Cadence Integrity 3D-IC 平台是一个统一的解决方案,为客户提供了一种有效的途径,利用新的 3Dblox 2.0 原型验证功能,借助 TSMC 的 3DFabric 技术打造领先的 3D-IC 设计,”Cadence 资深副总裁兼数字与签核事业部总经理 Chin-Chi Teng 博士表示,“得益于我们与 TSMC 的紧密合作,采用 Cadence 的新流程与 3Dblox 2.0 标准,客户能够加快新一代多芯粒设计的创新步伐。”Cadence Integrity 3D-IC 平台包括 Allegro X 封装技术,是 Cadence 更广泛的 3D-IC 产品的一部分。该产品支持 Cadence 智能系统设计(Intelligent System Design™)战略,旨在帮助客户实现系统级封装(SiP)卓越设计。 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈