Virtuoso Studio支持TSMC N16RF、N6RF和N4PRF工艺下的参考流程_System_电路

Virtuoso Studio支持TSMC N16RF、N6RF和N4PRF工艺下的参考流程

内容提要

Cadence 经过优化的完整射频流程，现包含最新AI 驱动的 Virtuoso Studio，以支持台积电 N16 毫米波、N6RF 和 N4PRF 设计参考流程

双方的共同客户正在积极使用 TSMC PDK 进行设计

Cadence 和 TSMC 的此次最新合作将加速移动、5G 和 WiFi-7 无线应用领域的创新

中国上海，2023 年 9 月 28 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布与台积电（TSMC）合作将新推出的 Cadence^® Virtuoso^® Studio 集成到 TSMC N16 毫米波设计参考流程和 N6RF 设计参考流程中，并增加了对 N4PRF 设计参考流程的支持。Cadence 和 TSMC 的合作由来已久，此番合作进展将为双方的共同客户带来诸多好处，他们现在可以获取完整的 N16、N6 和 N4PRF 制程射频设计参考流程，为移动、汽车、医疗保健和航空航天市场的雷达、5G 和 WiFi-7 无线应用开发经过优化且高度可靠的新一代 RFIC 设计。目前，双方的共同客户已开始在射频集成电路设计项目中使用上述设计参考流程和相应的 TSMC 工艺设计套件（PDK）。

Cadence RFIC 解决方案支持 TSMC 的先进制程，其自动化功能可帮助客户加速开发关键射频功能并将其集成到设计中。该解决方案支持射频设计的各个方面，包括无源器件建模、辅助版图自动化设计和电磁（EM）仿真。

最新版 Cadence Virtuoso Schematic Editor 也支持上述流程，有助于大幅提升设计生产力。此外，这些流程还实现了Cadence EMX^® Planar 3D Solver 和 Quantus^™ Smart View 工具之间的无缝集成，可进行全电路提取，无需重复计算寄生效应。在制程节点之间迁移原理图时，这些流程提供了增强功能，可以使用用途映射进行智能器件缩放。通过用途映射，设计人员可以捕捉器件的用途，以便在制程迁移时根据器件在电路中的功能进行正确缩放。此外，新的高级结果审查器便于设计人员深入洞察设计数据，如管理工艺角仿真、实现设计对中以及电路优化。该流程还包括 Cadence Virtuoso ADE Suite 和集成的 Spectre^® X Simulator 及 RF Option。

“

“我们与 Cadence 的合作由来已久并且成果颇丰，双方始终以助力客户提高生产力和创新能力为目标，提供一流的设计流程，简化并加速先进 IC 的开发，”TSMC 设计基础设施管理事业部负责人 Dan Kochpatcharin 说道，“通过将 Cadence 技术集成到我们先进的射频设计流程中，客户将能够满足市场对新一代 RFIC 产品的需求，为移动、5G 和 WiFI-7 应用提供低功耗、高性能的设计。”

“TSMC 和 Cadence 的客户面临巨大的压力，他们必须快速开发射频 IC 设计，满足市场对 5G 和其他无线连接技术不断上涨的需求，”Cadence 高级副总裁兼定制 IC 与 PCB 事业部总经理 Tom Beckley 表示，“我们与 TSMC 密切合作，更新了射频参考流程，从而充分利用我们最新推出的 Virtuoso Studio 的强大功能。我们不断倾听双方共同客户的意见，了解他们的实际设计需求，根据反馈调整流程，确保他们能够及时交付领先的设计。”

Cadence 射频集成电路解决方案支持 Cadence 智能系统设计（Intelligent System Design^™）战略，助力实现系统级芯片（SoC）的卓越设计。

来源：Cadence楷登

Cadence 与 Arm Total Design 合作，加速开发基于 Arm 的定制 SoC

双方的共同客户可获取 Cadence 的全流程系统级设计验证和实现解决方案以及接口 IP，依托 Neoverse CSS 加速开发基于 Arm 的定制 SoC中国上海，2023 年 10 月 25 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布与 Arm® Total Design 合作，共同致力于支持和加速开发基于 Arm Neoverse™ Compute Subsystems（CSS）的高度差异化定制 SoC。作为此次合作成果的一部分，Arm 和 Cadence 客户可以访问 Cadence 的全流程系统级验证及实现解决方案，加快 SoC 设计流程。Neoverse CSS 可为采用前沿技术的最新款 Arm CPU 和系统 IP 提供业界一流的性能。Cadence 与 Arm Total Design 的合作将助力二者的共同客户在经过验证的可定制子系统上打造出差异化的产品，同时节省开发成本，降低设计风险，并加快产品上市。Cadence 全流程数字设计、验证和设计 IP 解决方案经过验证，可支持 Arm Neoverse CSS，该解决方案中的产品涵盖 Cadence® Joint Enterprise Data and AI（JedAI）平台以及基于生成式 AI 的解决方案，包括 Cadence Cerebrus™ Intelligent Chip Explorer 和 Verisium™ AI-Driven Verification Platform。此外，共同客户还可以一站式访问 Cadence Design Services，从基于 Arm 的系统概念设计到流片，实现芯片流片一次成功。 “Arm Total Design 汇聚了业界强大的技术专长，加快在 Neoverse CSS 技术上的创新，并充分利用了基于 Arm 的庞大软件生态系统，”Arm 高级副总裁兼基础设施业务部门总经理 Mohamed Awad 表示，“Cadence 为 Arm Total Design 带来了自己在系统设计和数字实现领域的专业知识，帮助我们的共同客户无缝使用先进工具和流程，简化基于 Arm 的定制硅片设计。” “Arm Neoverse CSS 提供了一个完整的计算子系统，可随时支持当下的高性能系统需求，轻而易举即可实现高性能，”Cadence 高级副总裁兼系统及验证事业部总经理 Paul Cunningham 说，“Cadence 很高兴能够与 Arm Total Design 合作，为我们的共同客户提供基于 Neoverse CSS 的解决方案，帮助他们设计出差异化的产品，同时降低总体成本，加快产品上市。”Cadence 依托 JedAI 平台提供一系列包括面向芯片到系统设计的广泛的生成式 AI 解决方案。具体产品包括 Cadence Cerebrus Intelligent Chip Explorer、Allegro® X AI Technology、Optimality™ Intelligent System Explorer、Verisium AI-Driven Verification Platform 和 Virtuoso® Studio。来源：Cadence楷登