Cadence 与 Arm Total Design 合作，加速开发基于 Arm 的定制 SoC_System_电路

Cadence 与 Arm Total Design 合作，加速开发基于 Arm 的定制 SoC

双方的共同客户可获取 Cadence 的全流程系统级设计验证和实现解决方案以及接口 IP，依托 Neoverse CSS 加速开发基于 Arm 的定制 SoC

中国上海，2023 年 10 月 25 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布与 Arm^® Total Design 合作，共同致力于支持和加速开发基于 Arm Neoverse^™ Compute Subsystems（CSS）的高度差异化定制 SoC。作为此次合作成果的一部分，Arm 和 Cadence 客户可以访问 Cadence 的全流程系统级验证及实现解决方案，加快 SoC 设计流程。

Neoverse CSS 可为采用前沿技术的最新款 Arm CPU 和系统 IP 提供业界一流的性能。Cadence 与 Arm Total Design 的合作将助力二者的共同客户在经过验证的可定制子系统上打造出差异化的产品，同时节省开发成本，降低设计风险，并加快产品上市。Cadence 全流程数字设计、验证和设计 IP 解决方案经过验证，可支持 Arm Neoverse CSS，该解决方案中的产品涵盖 Cadence^® Joint Enterprise Data and AI（JedAI）平台以及基于生成式 AI 的解决方案，包括 Cadence Cerebrus^™ Intelligent Chip Explorer 和 Verisium^™ AI-Driven Verification Platform。此外，共同客户还可以一站式访问 Cadence Design Services，从基于 Arm 的系统概念设计到流片，实现芯片流片一次成功。

“Arm Total Design 汇聚了业界强大的技术专长，加快在 Neoverse CSS 技术上的创新，并充分利用了基于 Arm 的庞大软件生态系统，”Arm 高级副总裁兼基础设施业务部门总经理 Mohamed Awad 表示，“Cadence 为 Arm Total Design 带来了自己在系统设计和数字实现领域的专业知识，帮助我们的共同客户无缝使用先进工具和流程，简化基于 Arm 的定制硅片设计。”

“Arm Neoverse CSS 提供了一个完整的计算子系统，可随时支持当下的高性能系统需求，轻而易举即可实现高性能，”Cadence 高级副总裁兼系统及验证事业部总经理 Paul Cunningham 说，“Cadence 很高兴能够与 Arm Total Design 合作，为我们的共同客户提供基于 Neoverse CSS 的解决方案，帮助他们设计出差异化的产品，同时降低总体成本，加快产品上市。”

Cadence 依托 JedAI 平台提供一系列包括面向芯片到系统设计的广泛的生成式 AI 解决方案。具体产品包括 Cadence Cerebrus Intelligent Chip Explorer、Allegro^® X AI Technology、Optimality^™ Intelligent System Explorer、Verisium AI-Driven Verification Platform 和 Virtuoso^® Studio。

来源：Cadence楷登

基于 Integrity 3D-IC 平台的新设计流程，以支持 TSMC 3Dblox™ 标准

内容提要1Cadence Integrity 3D-IC 平台是一个完整的解决方案，已通过所有最新 TSMC 3DFabric™ 产品的认证，结合了系统规划、封装和系统级分析功能，提供无缝的设计创建和签核流程2流程经过精细调整，支持 3Dblox™，能加速复杂系统的 3D 前端设计分区3Cadence 和 TSMC 的技术有助于提高 3D-IC 的设计质量，加快周转时间。3D-IC 常被应用于 5G、AI、超大规模计算、物联网和手机领域中国上海，2023 年 5 月 8 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布推出基于 Cadence® Integrity™ 3D-IC 平台的新设计流程，以支持 TSMC 3Dblox™ 标准。TSMC 3Dblox 标准适用于在复杂系统中实现 3D 前端设计分区。通过此次最新合作，Cadence 流程优化了所有 TSMC 最新 3DFabric™ 供需目录上的产品，包括集成扇出（InFO）、基板上晶圆上芯片（CoWoS®）和系统整合芯片（TSMC-SoIC®）技术。利用这些设计流程，客户能够加速先进的多芯片封装设计开发，以应对面向新兴的 5G、AI、手机、超大规模计算和物联网应用。Cadence Integrity 3D-IC 平台结合了系统规划、封装和系统级分析功能，是一个完整的解决方案，且经过了 TSMC 3DFabric 和 3Dblox 1.5 规格认证。基于该平台的流程包含了一些新的功能，如 3D 布通率驱动的 bump 分配和分级 bump 资源规划。Integrity 3D-IC 平台本身就支持 3Dblox，3Dblox 为 Cadence 系统分析工具提供了一个无缝接口，通过 Cadence Voltus™ IC Power Integrity Solution 和 Celsius™ Thermal Solver 系统分析工具进行早期电源供电网络（PDN）和热分析，通过 Cadence Quantus™ Extraction Solution 和 Tempus™ Timing Signoff Solution 提供提取和静态时序分析，并通过 Cadence Pegasus™ Verification System 提供系统级电路布局验证（LVS）检查。“3D-IC 技术是满足下一代 HPC 和手机应用在性能、物理尺寸和功耗要求上的关键，”TSMC 设计基础设施管理部门负责人 Dan Kochpatcharin 表示，“通过继续与 Cadence 合作，我们的客户能利用全面的 3DFabric 技术和支持 3Dblox 标准的 Cadence 流程，可以显著提高 3D-IC 设计的生产力并加快产品上市。”“基于 Integrity 3D-IC 平台的 Cadence 流程集合了客户进行 3D-IC 设置所需的一切，让其可以快速使用 TSMC 最新的 3DFabric 技术设计领先的 3D-IC，”Cadence 公司资深副总裁兼数字和签核事业部总经理 Chin-Chi Teng 博士说，“通过与 TSMC 的广泛合作，我们正在共同解决客户经常面临的 3D-IC 设计挑战，帮助他们进入把创新设计引入生活的加速通道。” Cadence Integrity 3D-IC 平台，包括 Allegro X 封装技术，是公司更广泛的 3D-IC 产品系列中的一员，与Cadence 智能系统设计（Intelligent System Design™）战略保持一致，助力实现卓越的系统级芯片（SoC）设计。来源：Cadence楷登