Cadence 与 Broadcom 合作部署 AI 驱动解决方案并获得出色结果_System_电路_航空_汽车

Cadence 与 Broadcom 合作部署 AI 驱动解决方案并获得出色结果

内容提要

● Broadcom 多个业务部门采用了 AI 驱动的 Cadence Cerebrus 解决方案，用于在先进节点上设计多款复杂的尖端产品

● Broadcom 的产品设计在性能、功率和面积方面实现大幅提升

中国上海，2023 年 10 月 26 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布与 Broadcom Inc. 公司合作部署最新的 AI 驱动设计流程，以加速其 3nm 及 5nm 创新设计的交付。Broadcom 的多个业务部门使用了 AI 驱动的 Cadence^® Cerebrus^™ Intelligent Chip Explorer 解决方案，有效提升了产品设计的性能、功率和面积（PPA）。因为 Broadcom 的先进节点产品设计非常复杂并且规模庞大，AI 驱动的技术能够成为他们的得力助手，帮助他们满足紧张的流片时间表。

借助 Cadence Cerebrus 提供的先进功能，Broadcom 能够通过 AI 自动执行设计任务，改善最终设计的数据质量，缩短设计周期。例如，使用版图探索功能可以自动确定最佳芯片设计版图，改善 PPA 结果。借助 AI 模型重用功能，Broadcom 能够将之前设计项目中积累的经验用于下一代设计，更快获得优化结果。最后，易于使用的界面提供了交互式分析，为设计数据提供了有价值的见解，并易于调试。

“

“我们在多个业务部门部署了一系列 Cadence 解决方案，并且 Cadence Cerebrus 的 AI 功能有效改善了我们的 PPA 结果，”Broadcom 副总裁兼中央工程主管 Yuan Xing Lee 表示，“去年，Broadcom 的各个业务部门加速部署 Cadence Cerebrus AI 技术，我们也期待利用这项技术开发下一代产品。多年来，Cadence 一直是我们硅设计领域的关键合作伙伴，双方将继续携手合作，实现我们的设计目标，为客户提供高质量的产品设计。”

”

“借助 Cadence Cerebrus 提供的 AI 功能，Broadcom 成功减少了手动任务，从而能腾出更多精力关注更重要的战略性任务，同时达成 PPA 目标，”Cadence 高级副总裁兼数字与签核事业部总经理 Chin-Chi Teng 博士说道，“如今的设计都非常复杂，希望通过双方的持续合作，能确保 Broadcom 利用我们的 AI 功能，更快将优质的设计推向市场。”

Cadence Cerebrus Intelligent Chip Explorer 是更广泛的数字全流程的一部分，可提供最佳 PPA 结果，缩短设计周期。该产品支持 Cadence 的智能系统设计（Intelligent System Design^™）战略，旨在实现系统级芯片（SoC）卓越设计。

来源：Cadence楷登

Cadence 与 GUC 在人工智能、高性能计算和网络方面展开合作，促进先进封装技术发展

Cadence 112G-LR SerDes 在 GUC 的 HBM3/GLink/CoWoS 平台上经过硅验证中国上海，2023 年 5 月 6 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布，Cadence® 112G-LR SerDes 在 Global Unichip Corp.（GUC）的 HBM3/GLink/CoWoS 平台上经过硅验证。这是两家公司长期紧密合作的又一丰硕成果，巩固了 Cadence 的行业领导地位，继续为现代化云数据中心的高带宽、高可靠性产品提供高性能连接 IP。GUC 的大芯片 CoWoS 平台将 Cadence 112G-LR SerDes 的多个实例与 7.2Gbps HBM3 控制器和 PHY 以及台积电 N7 工艺 GLink-2.5D die-to-die IP 集成在一起，代表了现实世界的 CPU、GPU、AI 和网络芯片。Cadence 与 GUC 合作开发了中介层设计，以满足 112G-LR SerDes 通过硅（CoWoS-S）和有机（Cowos-R）中介层发送信号的高速信号完整性（SI）和电源完整性（PI）要求。112G-LR SerDes 已在 GUC CoWoS 平台上经过验证，在大规模人工智能/高性能计算/网络芯片条件下表现出卓越的性能和稳定性。“我们基于台积电 CoWoS® 技术的人工智能/高性能计算/网络平台满足系统层面的高功率、高速度要求，体现了我们在提供完整的先进封装解决方案方面的行业领导地位，”GUC 首席技术官 Igor Elkanovich 说道，“Cadence强大且具有量产质量的 112G SerDes 有助于我们释放可扩展、多芯片人工智能、高性能计算和网络解决方案的新潜力。”“Cadence 112G-LR SerDes 在基于台积电 CoWoS 技术的 GUC 平台上成功经过验证，这是设计生态系统在 2.5D 多芯片封装解决方案展开合作的典范，”台积电设计基础设施管理部负责人 Dan Kochpatcharin 说道，“Cadence 领先的 IP 解决方案与台积电的先进技术相结合，可实现人工智能/机器学习、高性能计算和网络应用的系统级创新。”“我们与 GUC 的成功合作体现了 Cadence 如何通过我们的智能系统设计（Intelligent System Design）战略提供卓越的 SoC 设计，”Cadence 公司副总裁兼 IP 事业部总经理 Sanjive Agarwala 说道，“Cadence112G-LR/ELR PAM4 SerDes IP 系列产品已被广大客户用于实现人工智能、高性能计算、网络和 5G SoC 设计。这一里程碑扩大了我们的合作，使 GUC 能够证明其开创性 CoWoS 平台的强大实力，同时巩固了 Cadence 在高性能连接 IP 产品方面的领导地位。”Cadence 112G-LR SerDes 采用了业界领先的模数转换器（ADC）和数字信号处理（DSP）技术，可提供卓越的长距离性能、出色的裕量以及优化的功耗和面积。该 IP 提供多速率支持，包括 PAM4 模式下的 112/56Gbps，以及 NRZ 模式下的 56Gbps 和更低的数据速率。该 IP 支持标准和先进封装技术。 112G-LR SerDes IP 是 Cadence IP 产品组合的一部分，支持 Cadence 的智能系统设计（Intelligent System Design）战略，助力实现卓越的 SoC 设计。来源：Cadence楷登