推出业界首款可自动识别并解决EM-IR超标问题的生成式AI技术产品Voltus InsightAI_System

推出业界首款可自动识别并解决EM-IR超标问题的生成式AI技术产品Voltus InsightAI

内容提要

生成式 AI 技术，用于在设计流程的早期阶段预测压降、进行根本原因分析并解决压降问题，为业内首创

全新突破性技术，使用机器学习生成的电网模型，在设计实现中快速进行压降推理

通过早期压降分析和预防，避免对电网进行过度设计，从而改善 PPA 结果

Voltus InsightAI 与 Cadence 数字全流程、系统设计和分析平台紧密集成，用于高效完成 EM-IR 驱动的设计收敛

中国上海，2023 年 11 月 8 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布推出新产品 Cadence^® Voltus^™ InsightAI，这是一款生成式 AI 技术产品，可在设计流程早期自动找到 EM-IR 压降的根本原因，选择采用最有效的修复方法来改善功率、性能和面积（PPA），为业界首创。使用 Voltus InsightAI，客户可在签核之前修复多达 95% 的超标问题，将 EM-IR 收敛效率提高两倍。

电源完整性是先进节点设计面临的一大挑战，设计人员在签核时总会发现许多 EM-IR 超标问题，因此务必要在设计的早期阶段加以解决。设计同步 EM-IR 分析的主要瓶颈在于要耗费大量的计算资源，因为电源网络的规模很大，并且是耦合的。Voltus InsightAI 提供了一种基于 AI 的新方法，有助于克服这一瓶颈，它使用新的突破性机器学习技术，可以快速完成增量 IR 分析。使用 Voltus InsightAI，客户可以使用设计同步分析来增强片上和芯粒电源完整性。该技术还可以提高工程效率，尽早发现隐藏的问题，并且提供了一些关键功能，有助于提高生产力：

快速 IR 推理引擎

使用专有神经网络来构建电网模型，能够极其快速地执行增量 IR 分析，提供关于设计变更影响的及时反馈。

压降诊断

Voltus InsightAI 使用深度学习来分析压降问题的根本原因，快速找到攻击者、受害者和阻抗瓶颈。它使用电气、空间和时间因素，在设计中同步预测压降问题。

多方法修复

使用决策树，根据时序和设计规则检查（DRC）来修复压降问题，其中采用了多种方法，例如重新布局、电网增强、布线和工程变更命令（ECO）。Voltus InsightAI 基于问题的根本原因来选择能够精确修复问题的方法，以提高利用率，改善 PPA。

完全集成的解决方案

Voltus InsightAI 与 Cadence 解决方案完全集成，包括 Cadence Innovus^™ Implementation System、Cadence Tempus^™ Timing Solution、Cadence Voltus IC Power Integrity Solution 以及 Cadence Pegasus^™ Verification System，用于实现兼顾时序和 DRC 影响的完整 IR 设计收敛——从实现一直到签核。

“随着我们开始采用更先进的节点，EM-IR 迅速成为最迫切的挑战之一，需要采用新颖独特的方法来满足客户需求。Cadence 通过 Voltus InsightAI 率先采用生成式 AI 技术来解决 EM-IR 问题，不仅关注签核，还注重在设计早期检测和预防 EM-IR 超标，”Cadence 全球副总裁兼多物理场仿真事业部总经理 Ben Gu 说道，“借助这项技术，设计人员无需对电网进行过度设计，因而可以显著改善 PPA。客户也可以从中获益，他们可以使用这项突破性技术，在签核之前修复高达 95% 的超标问题，将 EM-IR 收敛效率提升 2 倍多。”

生成式 AI 驱动的 Voltus InsightAI 支持 Cadence 的智能系统设计 (Intelligent System Design^™) 战略，旨在实现 SoC 卓越设计。

客户评价

“作为基础技术提供商，我们致力于降低在先进节点上实现电源完整性的复杂性，这一点非常重要，可以确保我们能够继续满足未来计算的性能需求。我们在 3nm Arm Cortex-X4 核心模块上对 Cadence Voltus InsightAI 技术进行了评估并对结果非常期待。同时，我们也将在这一技术上与 Cadence 保持合作，以助力更轻松地实现先进节点的电源完整性签核。”

——Arm 解决方案工程设计部

副总裁 Berkan Baran

“我们已经评估了新推出的 Cadence Voltus InsightAI，并且发现它在修复压降超标方面很有潜力。该工具可以高效地自动修复很多超标问题，我们正在与 Cadence 合作，准备将这项技术部署到未来项目中。”

——Cisco（Acacia）ASIC 开发

高级总监 Jon Stahl

“联发科是全球领先的半导体公司之一，我们必须不断打破芯片设计的极限，因此需要使用先进的软件解决方案，帮助我们实现紧迫的上市时间目标。使用新推出的 Cadence Voltus InsightAI，我们在模块级别将压降超标数量减少了 65-70%，并使用基于向量和无向量的流程对设计进行了优化。”

——联发科计算和人工智能技术部

副总经理 CC Mao

来源：Cadence楷登

基于 Integrity 3D-IC 平台的新设计流程，以支持 TSMC 3Dblox™ 标准

内容提要1Cadence Integrity 3D-IC 平台是一个完整的解决方案，已通过所有最新 TSMC 3DFabric™ 产品的认证，结合了系统规划、封装和系统级分析功能，提供无缝的设计创建和签核流程2流程经过精细调整，支持 3Dblox™，能加速复杂系统的 3D 前端设计分区3Cadence 和 TSMC 的技术有助于提高 3D-IC 的设计质量，加快周转时间。3D-IC 常被应用于 5G、AI、超大规模计算、物联网和手机领域中国上海，2023 年 5 月 8 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布推出基于 Cadence® Integrity™ 3D-IC 平台的新设计流程，以支持 TSMC 3Dblox™ 标准。TSMC 3Dblox 标准适用于在复杂系统中实现 3D 前端设计分区。通过此次最新合作，Cadence 流程优化了所有 TSMC 最新 3DFabric™ 供需目录上的产品，包括集成扇出（InFO）、基板上晶圆上芯片（CoWoS®）和系统整合芯片（TSMC-SoIC®）技术。利用这些设计流程，客户能够加速先进的多芯片封装设计开发，以应对面向新兴的 5G、AI、手机、超大规模计算和物联网应用。Cadence Integrity 3D-IC 平台结合了系统规划、封装和系统级分析功能，是一个完整的解决方案，且经过了 TSMC 3DFabric 和 3Dblox 1.5 规格认证。基于该平台的流程包含了一些新的功能，如 3D 布通率驱动的 bump 分配和分级 bump 资源规划。Integrity 3D-IC 平台本身就支持 3Dblox，3Dblox 为 Cadence 系统分析工具提供了一个无缝接口，通过 Cadence Voltus™ IC Power Integrity Solution 和 Celsius™ Thermal Solver 系统分析工具进行早期电源供电网络（PDN）和热分析，通过 Cadence Quantus™ Extraction Solution 和 Tempus™ Timing Signoff Solution 提供提取和静态时序分析，并通过 Cadence Pegasus™ Verification System 提供系统级电路布局验证（LVS）检查。“3D-IC 技术是满足下一代 HPC 和手机应用在性能、物理尺寸和功耗要求上的关键，”TSMC 设计基础设施管理部门负责人 Dan Kochpatcharin 表示，“通过继续与 Cadence 合作，我们的客户能利用全面的 3DFabric 技术和支持 3Dblox 标准的 Cadence 流程，可以显著提高 3D-IC 设计的生产力并加快产品上市。”“基于 Integrity 3D-IC 平台的 Cadence 流程集合了客户进行 3D-IC 设置所需的一切，让其可以快速使用 TSMC 最新的 3DFabric 技术设计领先的 3D-IC，”Cadence 公司资深副总裁兼数字和签核事业部总经理 Chin-Chi Teng 博士说，“通过与 TSMC 的广泛合作，我们正在共同解决客户经常面临的 3D-IC 设计挑战，帮助他们进入把创新设计引入生活的加速通道。” Cadence Integrity 3D-IC 平台，包括 Allegro X 封装技术，是公司更广泛的 3D-IC 产品系列中的一员，与Cadence 智能系统设计（Intelligent System Design™）战略保持一致，助力实现卓越的系统级芯片（SoC）设计。来源：Cadence楷登