首页/文章/ 详情

实例分享 | 如何加速HBM仿真迭代优化?

1月前浏览53

首发 I EDN电子技术设计


近年来随着高性能计算需求的持续增长,HBMHigh Bandwidth Memory,高带宽存储器)总线接口被应用到越来越多的芯片产品中,然而HBMlayout实现完全不同于传统的Package/PCB设计,其基于2.5D interposer的设计中,由于interposer各层厚度非常薄且信号线细,使得直流损耗、容性负载、容性/感性耦合等问题严重,给串扰和插损指标带来了非常大的挑战。


为应对这些挑战,传统上可以通过参数化建模进行大量例子扫描迭代仿真,来确定合适的方案。但由于HBM设计方案可变化的方式非常多,使得扫描仿真的工作量很大,同时大量的扫描仿真也对仿真计算资源和产品交付时间造成了很大的压力。


本篇文章将针对上述HBM设计挑战和传统仿真流程上的问题,提出相应的解决方案。


HBM仿真实例

HBM仿真设计的关键在于,确定合适的interposer出线类型。HBM的出线类型仿真确认流程在行业里有两种方式:


1)前仿真确认,即仿真工程师创建参数化的HBM出线类型仿真,通过仿真确认最佳出线类型,并反馈给layout工程师实现。相对来说效率较高,可尝试大量的出线类型进而选择更好的。这是一种主流的方式。


2)后仿真确认,即layout工程师做多种不同的设计用于仿真。相对来说效率较低,可尝试的出线类型数量有限,难以获得最佳值。本文将不做讨论。

1 HBM 出线类型截面

上图14种简化的HBM出线类型截面示意图,这个设计方案中有5层金属层,其中褐色为信号,绿色为GND。从这4种出线类型中可以看到,信号和GND分布的位置是不同的,对应的性能也会有所不同。这些位置信息可以定义为变量信息,而位置的变化就是变量的取值,因此,需要进行扫描仿真来判断最佳位置。HBM的出线类型相关的变量可达十几种,比如:信号金属宽度/厚度、GND金属宽度、相对位置、介质厚度、纵向GND处理方式等。各种变量在不同的取值组合下,相应地、迭代的case数量会达到几百种甚至更多,这需要在前仿真中完成。因此,传统方法上获得一个较好的出线类型有很大工作量和仿真时间需求。


如何在有限的时间内,在仿真少数case的情况下,就找到较好的答案?


Cadence Optimality Intelligent System Explorer AI算法在下图2HBM仿真设计流程中替代了传统的遍历扫描,实现了AI智能参数化判别扫描,来加速迭代结果收敛。应用AI算法使得计算几十个例子所得的结果就能达到传统数百个参数化仿真迭代的效果。

2 HBM仿真设计流程图

根据用户计划仿真的HBM 出线类型和对应的变量,将其在Cadence Clarity 3D Workbench中创建出HBM 3D结构图,如下图3。注意:所有需要参与参数化仿真的结构都要定义为变量,比如:金属线宽度。

3 HBM 3D结构

完成HBM 3D结构设计、仿真端口频率等设置后,在Optimality Explorer界面中勾选相关参与扫描的变量,并对变量取值范围进行定义。变量取值类型支持连接值、离散值、数组三种类型,如下图4。离散和数组类型是因为在生产中有些结构只有固定几种选项可以选择,比如:介质厚度、金属厚度。

4参数扫描定义

完成变量参数定义后,接着定义相应端口的插损、串扰相关表达式及收敛目标函数,如下图5,以便用于AI仿真收敛。

5定义收敛目标函数

下图6为仿真结果收敛记录图表。从图表上可以看到第29次的时候已经获得非常好的值,这时用户就可以停止本次仿真或者先用第29次的结果作下一步的仿真。Optimality Explorer支持多case并行仿真,以进一步减少仿真时间。

6收敛纪录图表

将优化完成的HBM 出线类型对应的S参数在时域里验证,如果能满足要求,则将对应的参数传递给interposer layout工程师,并根据这些参数完成最终的HBM设计。最终,设计好的HBM  layout导入Clarity 3D Solver中再次提取模型,并加载到Cadence Sigrity Topology ExplorerTopXP)中进行最后的时域眼图仿真,如下图7

7时域链路

总结

本例中应用了Cadence 公司的Optimality Explorer优化,其内嵌AI算法,并与Clarity 3D Solver的参数化仿真结合,帮助用户快速收敛结果。Optimality Explorer具有极强的样本有效性,只需较少地迭代次数,即可得到一个较好的结果。内部AI优化算法通过基于目标函数的前期评估结果建立替代函数(概率模型),来找到最小化目标函数的值。该AI算法与传统随机或网格搜索的不同之处在于,它在尝试下一组超参数时,会参考前期的评估结果,因此可以省去很多无用功,最终达到快速收敛的效果。


Optimality Explorer 可用于Clarity 3D Solver中所有参数化优化的项目设计,比如:PCB/Package/Interposer信号S参数优化及TDRTime-Domain Reflectometry,时域反射技术)优化、HBM信号S参数优化、滤波器优化等。相比传统的遍历参数化仿真动辄几百个扫描的例子,Optimality Explorer通常只需几十个例子的仿真就可以达到,大大提高了仿真效率,并节约计算资源。

来源:Cadence楷登
WorkbenchSystem电路航空汽车电子消费电子芯片参数优化CadenceSigrity
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-26
最近编辑:1月前
Cadence楷登
签名征集中
获赞 2粉丝 110文章 635课程 0
点赞
收藏
作者推荐

携手台积公司,推出经过其A16和N2P工艺技术认证的设计解决方案,推动AI和3D-IC芯片设计发展

同时宣布针对台积公司 N3C 工艺的工具认证完成,并基于台积公司最新 A14 技术展开初步合作中国上海,2025 年 5 月 23 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布进一步深化与台积公司的长期合作,利用经过认证的设计流程、经过硅验证的 IP 和持续的技术协作,加速 3D-IC 和先进节点技术的芯片开发进程。作为台积公司 N2P、N5 和 N3 工艺节点 IP 的领先供应商,Cadence 持续为台积公司生态系统提供卓越的 AI 驱动设计解决方案,应用涵盖从小芯片(chiplet)、SoC 到先进封装及 3D-IC 等广泛领域。这种深度合作涵盖台积公司 N2P 和 A16™ 技术的认证工具和流程,为基于台积公司 A14 技术的相关合作奠定了基础,并通过扩展对台积公司 3DFabric® 设计和封装的支持,进一步释放 3D-IC 的潜力。此外,基于现有 N3P 设计解决方案,Cadence 和台积公司正扩展面向最近推出的台积公司 N3C 技术的工具认证支持。N2P 和 A16 AI 硅设计Cadence 正凭借面向台积公司先进 N2P 和 A16™ 工艺技术的认证工具和优化 IP,推动 AI 芯片设计领域的创新。为巩固其在内存 IP 领域的领先地位,Cadence 推出面向 N2P、通过 TSMC9000 硅前认证的 DDR5 12.8G IP。Cadence® 数字、定制/模拟设计和热分析解决方案已通过台积公司 N2P 和 A16 技术认证。结合双方在 N2P 工艺 AI 驱动数字设计解决方案方面的持续合作,包括对大语言模型(LLM)的运用,这些技术进展将有助于改善未来工艺节点的数字设计流程。领先的汽车解决方案高级驾驶辅助系统(ADAS)、自动驾驶和软件定义汽车的快速发展正推动新一代应用对先进芯片的需求。Cadence 凭借其面向台积公司 N5A 和 N3A 工艺的认证 IP,正在加速这一技术发展过程。Cadence 的高性能设计 IP 产品组合,包括 LPDDR5X-9600、PCI Express®(PCIe®)5.0、CXL 2.0、25G-KR 和 10G 多协议 SerDes,已针对汽车应用进行专门优化。扩展和升级 3DFabric 解决方案Cadence 为台积公司 3DFabric® 提供唯一完整的小芯片(chiplet)设计、封装与系统分析解决方案。为满足 AI 训练市场的需求,Cadence 正在扩展其设计 IP 产品组合,推出面向 3D-IC 设计、通过 TSMC9000 认证的 IP,包括基于 N5/N4P 的HBM3E 9.6G、基于 N3P 的硅前 HBM3E 10.4G,以及 Universal Chiplet Express™(UCIe™)16G N3P 解决方案。此外,Cadence 的 HBM4 测试芯片已完成预流片准备,为 CoWoS-L 铺平了道路。Cadence Integrity™ 3D-IC Platform 现推出增强功能,通过 3Dblox 参考流程显著提升结果质量 (QoR)与 3DIC 全流程质量控制(QC),同时实现全局资源优化、芯片封装协同设计以及先进多物理场收敛分析,包括静态时序、电源压降和热分析。新增功能包括支持多小芯片(chiplet)设计的贯通结构生成,以及用于端到端 3D-IC 规划、分区和优化的 AI 驱动工具。Cadence 的 Sigrity™ X 技术和 Clarity™ 3D Solver 还可通过与 Cadence Integrity™ 3D-IC Platform 集成,实现基于 3Dblox 标准的信号与电源完整性(SIPI)分析的合规性自动化检查。这种集成流程可使 UCIe 和 HBM 通道的高速 S 参数提取和瞬态时域分析完全实现自动化。此外,Cadence EMX® Planar 3D Solver 通过了 N3 认证,并且正在进行 N2P 认证,其仿真精度显著提升,可满足先进节点 IC 设计的严苛要求。超越摩尔定律技术创新利用持续的超越摩尔定律技术创新,Cadence 在不断推动技术扩展的边界。Cadence 的 Virtuoso® Studio 现已支持模拟和射频设计迁移,能够以可持续的方式缩短先进节点和射频节点的设计周转时间。而且,Cadence 正在推进针对台积公司紧凑型通用光电引擎(COUPE™)的设计解决方案,并通过 GPU 加速计算、性能增强的台积公司云端设计,实现新一代效率提升。“我们与台积公司的合作突显了 Cadence 的承诺,即推动创新,助力客户加快芯片设计”,Cadence 高级副总裁兼数字与签核事业部总经理 Chin-Chi Teng 说道,“通过提供经过认证的设计流程、经过硅验证的 IP 以及对台积公司 N2P、N3 和 N5 等先进节点技术的支持,我们能支持设计人员开发跨越基础架构 AI 和物理 AI 应用(包括汽车)的领先解决方案。我们正携手台积公司推动技术扩展的边界,实现新一代芯片设计和封装的进步。”“我们与 Cadence 等开放创新平台®(OIP)合作伙伴的持久合作对于解决半导体设计中一些最复杂的挑战来说至关重要”,台积公司先进技术业务开发处资深处长袁立本表示,“通过将台积公司的先进工艺和 3D 堆叠及封装技术与 Cadence 的领先设计解决方案相结合,双方的共同客户能够加快芯片设计,同时实现卓越的性能、功耗和面积优化。我们将继续共同推动技术变革和创新的突破。” 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈