首页/文章/ 详情

技术博客 I 如何在高速信号中降低符号间干扰

26天前浏览31



本文要点



  • 即使进行了完美的阻抗匹配,所有传输线也都会存在某些信号完整性问题。

  • 由于损耗、色散和寄生组件而经常出现的一个问题是符号间干扰。

  • 这种信号完整性问题会导致比特流中的错误,但谨慎的通道设计和驱动器/接收器选择可以有效减少错误。


可能影响 PCB 信号完整性的问题列表很长,但在高速通道中 特别应该诊断的一种问题是:符号间干扰。这种特定的信号完整性问题涉及比特流中信号之间的干扰,就像其名称所示。那么,是什么导致了这种信号完整性问题?如何减少符号间干扰?


这个问题通常在电信环境中讨论,但是在 PCB 中也会出现类似的效应。虽然我们永远无法完全从 PCB 中消除信号完整性问题(包括符号间干扰),但可能可以将符号间干扰减少到在典型测量中不会被注意到的程度。本文将讨论如何在高速通道中减少符号间干扰。


1

什么导致符号间干扰?


符号间干扰是与数位比特流或用于信号标准(如PAM-4)的脉冲流有关的问题。所有有限带宽信道都将显示符号间干扰,而每个电气通道都是到某个高频率的有限带宽。


 

此信号分析仪测量结果显示了极端的符号间干扰。


当数字信号流被接收器读取时,其中一个信号会干扰后续的信号,这种现象被称为符号间干扰


电信系统,特别是无线系统

符号间干扰常是由于信号的副本以不同的时间到达接收器所造成的多径效应引起的。就算是对于具有互连和数位位元流的松散布线 PCB 而言,也可能存在符号间干扰问题。

数位信道

位元串流可能会出现一些问题,导致符号间干扰,包括:


  • 轻微阻抗不匹配引起的反射

  • 相位失真引起的拉伸脉冲(由基板中的色散引起)

  • 接收器输入处看到的慢脉冲响应(由负载电容引起)

  • 极端的抖动,平均抖动时间与信号的UI相当(这种情况很少见)


符号间干扰可能听起来有点玄乎,但在时域波形中很容易被发现。尽管它是由频域问题(有限带宽)引起的,但在时域中可以很容易地看到它。


2

诊断符号间干扰


符号间干扰可以在眼图中看到,如下图所示。只要在 PCB 上放置测试夹具,大多数高带宽示波器或数字信号分析仪都可以用来收集此测量数据。


 

眼图显示符号间干扰


一个完美的眼图会有完全重迭的信号,没有任何抖动(水平上升时间变化)或噪声(信号电平变化)。在上面的图像中,当我们看到波浪状的信号行为重迭在高电平和低电平之间时,就会出现符号间干扰。抖动表现为信号上升时间的水平变化。


3

在 PCB 板层级上如何减少符号间干扰


在上述清单中的四个要点中,只有前三个非常常见。关于第四点有关抖动的问题,由于功率稳定性的微小变化,总会存在一些抖动。然而,类似 UI 一样巨大的抖动并不常见,除了很可能是高 PDN 阻抗之外的多个问题也导致了非常大的抖动。


如果要减少符号间干扰,需要着重于三个方面:阻抗不匹配、色散和缓慢的脉冲响应。以下表格概述了一些方法:


 


选择更少色散的 PCB 层压板和具有更小负载电容的组件等解决方案只能解决部分问题。对于高数据速率信道,最好的解决方案是确保极其精确的阻抗匹配并添加延迟时间编程延迟到位元流中的解决方案将降低总数据速率,但也会降低误码率。


对于阻抗不匹配,请记住——

我们只需要关注一定范围内匹配阻抗(通常是几个GHz)即可。


还有两种方式可以强制接收器完全忽略由符号间干扰引起的信号电平的干扰 UI 变化,即遵循 Nyquist ISI标准并使用均衡技术。


Nyquist ISI 标准



有一种特定的取样率可以在接收器组件中使用,以便恢复的信号完全不受符号间干扰的影响。当接收器读出具有以下特性的数字脉冲流时,就可以满足Nyquist ISI 准则:


 

Nyquist ISI 标准


在这里,Tb 是数据流的位元率。这个方程式表明,当接收机恰好以比特率进行采样时,只要比特波形在任何其他采样时间都为0,它始终会准确锁定到所发送的位的真实值。通过精确地塑造所传输的波形,可以实现这种性质,需要使用脉冲整形滤波器。


均衡


采用均衡化方案,如分布反馈均衡化,旨在通过估算算法恢复信号质量。这将理想地消除可能叠加在接收信号上的符号间干扰或其他噪声。但是,均衡化不是只需“添加”到组件中即可。它是使用特定电路实现的,该电路内置于组件中。新一代 DDR 和 PCIe 正是在接收端使用均衡化,我们可以期待在未来其他信令标准的下一代中更加标准化。



来源:Cadence楷登
System电路信号完整性CadenceSigrity电气
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-26
最近编辑:26天前
Cadence楷登
签名征集中
获赞 2粉丝 110文章 634课程 0
点赞
收藏
作者推荐

技术博客 I 如何省时省力地优化差分对过孔过渡?

科技已成为我们生活中不可或缺的一部分且正在不断改变我们的世界。正因如此,系统设计变得更加复杂,为了确保性能、功能和可靠性,设计的仿真参数不断增加。优化拥有众多仿真参数的设计是一项极具挑战性的工作,设计人员对此深有体会,因为这项任务需要耗费大量的计算资源、时间和成本。最终,这种方法将难以为继。试想一下,假设一项设计仿真有 10 个可控制的参数,而每个参数有 10 个可能的值。为了优化设计,我们必须查看所有可能的组合,也就是需要执行 100 亿次仿真!如果采用传统的人力密集型流程(设计、测试和改进),这需要数十年才能完成。确保设计一次成功至关重要,而精确的电磁 (EM) 仿真是这一过程中的关键步骤,但这需要耗费大量时间。用传统的优化工作流程代替手动操作,能否实现真正的最优设计?事实证明,针对任何规模或复杂程度的系统最优设计,我们可以利用 Cadence Joint Data and Analytics (JedAI) Platform 中使用的强化学习,非常快速地建立一个机器学习 (ML) 模型。Cadence Optimality Intelligent System Explorer 是一款生成式 AI 驱动的多物理场优化软件,它采用人工智能 (AI) 驱动的先进多学科分析和优化 (MDAO) 技术。 Optimality Intelligent Explorer 与 Clarity 3D Solver 和 Sigrity X 完全集成,Sigrity X 是 Cadence 的高速信号与电源完整性 (SI/PI) 平台。设计人员可以将系统级 SI 和 PI 仿真与分析负载转移到 Optimality Explorer 上运行,从而更快地实现设计优化,避免重新设计,整体上加快产品上市速度。本文将通过一个简单的测试案例,展示如何使用 Cadence Clarity 3D Solver 和 Optimality Explorer 省时省力地优化差分对过孔过渡。本例使用一块 6 层基板的 PCB 板,GND 平面位于顶层、底层和第 3 层,差分对位于第 2 层和第 5 层,VDD 平面位于第 4 层电镀通孔 (PTH),GND PTH 过孔紧挨着信号过孔。 本例中,设计和分析目标是实现目标差分阻抗,并优化特定频率下的低插入损耗 (S21) 和回波损耗 (S11)。我们使用 Optimality Explorer 对 layout 进行参数化处理,以便了解如何修改才能改善设计性能;在与手动流程进行比较时,我们发现 Optimality Explorer 实现了设计流程的自动化,并能更早地完成设计收敛。如下图所示,手动流程包括一个重复循环的流程:创建初始 layout、定义端口、运行仿真、记录每种情况的结果,以及探索需要修改的内容。这不仅极为耗时,而且需要大量的手动操作。 Optimality Explorer 与 Clarity 3D Solver 相互配合,利用 AI 深度学习,能够比蛮力计算更有效地找到解决方案。同时,Optimality Explorer 实现了流程自动化,无需人工干预;该流程包括定义要优化的参数和设定优化目标,然后自动创建 layout 并运行仿真,以实现优化目标。Optimality Explorer 支持多物理场仿真,减少了所需的仿真数据或仿真时间,能够以更少的仿真次数实现设计收敛。 Optimality Explorer 方法的速度更快,无需人工干预即可通宵运行,为探索不同设计方案提供了一种更高效的方法。它适用于所有设计阶段,如间距、返回路径过孔位置、平面开槽、钻孔尺寸和隔离焊盘等,用户可根据制造工艺的可行性探索这些参数的值。工作原理/步骤:如何设置 Optimality Explorer 运行?Optimality Explorer 是一款功能强大的工具,可实现设计流程自动化——它可以定义优化参数和变量,在设定的边界条件内智能地选择随机值。它还可以为优化定义目标函数目标和函数类型。仿真完成后,用户可以观察图表和收敛图,以获得最佳结果。如果对结果不满意,可以重新开始仿真,继续优化,直到达到预期结果。 利用 Optimality Explorer 可以更快地找到更好的解决方案。此外,模板功能可将设计变量自动添加到参数列表中,轻松优化布线并保持所有设计层的一致性。即使在低频范围内,使用这种方法也能更高效地找到更好的解决方案。在返回路径周围放置过孔(信号周围的过孔)可能非常复杂,尤其是在有微孔和埋孔的情况下。信号从核心层到底层的过渡可能十分复杂。利用 Optimality Explorer 提供的功能,用户可以快速分类和加载参数,比较最佳和最差的情况,并查看它们之间的显著差异。在 Optimality Explorer 的助力下,早期采用者已经成功优化了过孔结构,改善了设计性能。我们是 Cadence Optimality Intelligent System Explorer 的早期采用者,在具有多个通孔结构和传输线的刚柔结合 PCB板上,该工具性能卓越。Optimality Explorer 的 AI 驱动优化让我们发现了新颖的设计和方法,而这些是我们利用其它工具无法实现的。Optimality Explorer 为原本就性能强大的 Clarity 3D Solver 增加了智能,帮助我们加速达成性能目标。——Kyle Chen,微软首席硬件工程师结论业界需要转变模式,摒弃过去重复“设计、测试和改进”这一循环的传统流程,转而采用生成式 AI 驱动的技术,在满足时间限制的同时获得优化设计。 许多 SoC 设计师和 Optimality Intelligent System Explorer 的早期用户现在都认为,传统的人力密集型优化流程已经退出历史舞台。Optimality Explorer 能够帮助设计团队优化设计,在设计流程的早期更快地发现和缓解热问题,大大缩短了实现真正的优化设计迭代所需的时间。它使设计工程师能够探索 3D 电磁 (EM) 和高速信号及电源完整性的结果,锁定最佳设计。它可帮助设计团队在不影响准确度的情况下,加快电子系统的分析和优化,轻松分析和优化 3D 电磁 (EM) 以及高速信号和电源完整性结果。 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈