电平转换,搞硬件“看家护院”必备良药
越来越多的数字IC采用与以往不兼容的电源电压、更低的VDD、或者VCORE和VI/O不同的双电源供电,这就提出了对于逻辑电平转换的要求。本文短小精悍,全文介绍两种分立元器件搭建的电平转换电路,主要从电路原理,实测/仿真数据分析,使用注意事项三部分讲解。
- E端输出低电平时(0V) ,NPN三极管导通,C端输出是低电平(0V);
- E端输出高电平时(3.3V),NPN三极管截止,C端输出被拉高至高电平(1.8V);
- E端输出高阻时(OC) ,NPN三极管截止,C端输出是高电平(1.8V);

图 2 R124=10kΩ
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2023-06-08
最近编辑:1年前