首页/文章/ 详情

介绍几种MOS做电源开关的电路

3小时前浏览4
随着对器件的控制需求提升,越来越多的电源开关电路出现在设计中。这些设计的目的各有不同:有的需要快速开通与关断,有的需要低导通电阻+大电流,有的需要闲时0功耗。虽然应用场合不同,但做开关可是MOS的强项。

下面来介绍几种产品设计中常用的MOS做电源开关的电路。

1、NMOS低侧电源开关

【低侧驱动,最简单最实用,但不一定适用所有的电路,会对部分电路的工作有影响】

由于NMOS和PMOS在原理和生产工艺上存在差异,导致同价格的NMOS在开通速度、额定电流、导通内阻这些参数上均优于PMOS,所以设计中尽量优先选择NMOS。

下图为使用NMOS,最简单的开关电路。(低侧驱动)

CONTROL为控制信号,电平一般为3~12V。负载一端接电源正极,另一端接NMOS的D(漏极)。

CONTROL电平为高时,Vgs>NMOS的Vgs导通阀值,MOS导通,负载工作。

CONTROL电平为低时,Vgs=0,MOS关断,负载停机。

1.1、设计时注意事项

1.1.1、泄放电阻 R1

上面这个电路中,通常都会在NMOS的G极、S极间,并联一个10K左右的电阻。这个电阻通常被叫做泄放电阻,用来泄放GS极间的电荷。加它的原因是因为MOS的GS极间的阻值非常高,通常为M欧以上,并且GS间还有结电容,这就导致GS一旦充电,就很难释放掉。如果没有这个泄放电阻,在G极通入高电平,负载会工作,而将G极上的控制信号拿开,由于结电容的存在,GS间的电压会维持在导通阀值以上很长一段时间,负载仍会继续工作。而加了泄放电阻,会加快泄放速度,使电路功能更加合理易用。

1.1.2、Vgs电压范围 对导通速度、导通内阻的影响

通常来讲,TO-220、TO-251AA、SOP-8、SO-8(DFN3x3 5x5)、TO-252、TO-263 这些封装较大的器件,其额定耐压、额定电流都比较大,Vgs的最大允许范围一般为± 20V。

因Vgs的驱动电压越高,MOS的导通电阻就越小,导通速度也越快,所以像电机控制一般多使用12V作为驱动电压。(见下图手册,Vgs=4.5V 和 10V 时,MOS导通内阻的对比)

SOT-23封装的MOS,其Vgs最大范围一般为± 12V。

切莫使Vgs超出手册规定的范围,会使MOS损坏。

下图为 IRLR7843 - NMOS 数据手册的部分内容。

1.1.3、寄生结电容 | 驱动电流 | 栅极驱动器

1.1.3.1、寄生结电容 对开断速率的影响

MOS的GS极间的寄生结电容大小,影响了开断速度。越小开断越快,响应越迅速。选型时,应尽量选择小的,可以有更快的开断速度,以降低开关损耗。

1.1.3.2、寄生结电容 和 驱动频率 对驱动电流的需求

MOS的GS极内阻非常大,对外主要体现为容性,低频时对电流的需求不明显,而随着频率升高,电容充放电频率的加快,电容的容抗与频率成反比,容抗变小。

这时在输入信号的频率相对较高的条件下,驱动MOS就需要比以前大得多的驱动电流。大到一定程度,MCU端口能提供的几mA电流就显然不够用了,继续使用MCU端口直驱,一方面会使MCU过载,另一方面会对输出信号的波形造成衰减,严重时会影响NMOS的正常开通。

这种情况,常见于电机控制或者电源转换。控制信号通常为几十KHz~几M的PWM波形。需要使用专用的MOS栅极驱动IC。NMOS的低侧驱动IC很简单,内部大多为一个半桥。市面上使用更多的驱动IC为高侧+低侧栅极驱动IC,即为NMOS半桥栅极驱动,而单单低侧的栅极驱动由于较为简单,搞个NP对管就能实现相近的效果,即使芯片有很多选择,也并不常用。

2、NMOS高侧电源开关(高侧驱动,稳定、性能好)

【也叫高端驱动、高边驱动,因高端中文容易混淆,所以一般书面形式叫高边、高侧的会多一些】

NMOS做低侧开关,是用NMOS将元件的GND浮空,并通过开通GND开开关电路负载。

一般的电路这样用可能没什么问题,但有的则不行,例如需要低侧电流采样的电机驱动电路,可能导致工作异常。或者有电源完全断开的需求,NMOS低侧开关显然不适合。

NMOS的高侧栅极驱动,一般需要搭配额外的栅极驱动芯片,这类芯片大体有两种:

1、集成电荷泵的NMOS高侧驱动:一种是内部集成电荷泵的。可允许高侧NMOS的持续开通,即允许100%占空比输入。性能稳定,但栅极驱动器芯片的成本略高。

2、电容浮栅自举:另一种是通过电容浮栅自举。需要输入信号为PWM,通常只允许99%占空比输入,以在空闲时间给自举电容充电。这种应用需要限制PWM信号的占空比,不能100%占空比输入,不能高侧持续导通。

电容浮栅自举电路原理

电机控制和功率变换应用中,较多使用的是电容浮栅自举,其内部电路形式大多为 高侧+低侧栅极驱动IC,或者叫NMOS半桥栅极驱动IC。其内部集成死区控制器,以防止半桥上下管同时开通,造成短路MOS过流损坏,俗称炸管。常用型号如 IR2101、IR2104、IR2110、IR2130,市面上的大多数栅极驱动IC多以这几款IC为仿照蓝本。

下面简述下电容自举电路的原理,其是如何实现高压隔离和 电容自举充放电的。个人理解可能有偏颇,还望指正。这里以 IR2101 的手册为例。

请留意第二张的右上角:

0、图1右侧的TO与LOAD是直接连接的,且 HIN、LIN 的信号近似为差分(一般会额外插入些死区),所以右侧半桥输出的电平,可以近似的看为 0 ~ 600V 的数字信号,输出不是600V就是0V。这是大前提,这里先不考虑外部负载对上升、下降沿过程的影响,近似看做纯数字电路来方便理解。

1、当输入信号 HIN 为0时,图2右上角的 高侧MOS关断,低侧MOS导通。外部高侧NMOS的GS通过内部的低侧MOS来迅速放电,使外部高侧MOS关断。于此同时,外部低侧MOS导通,半桥输出电平为0V,可近似看作自举电容的低边直接接到了GND上,构成了自举电容的充电回路。这时自举电容会在二极管的辅助下,择机充电。

2、当输入信号 HIN 为1时,图2右上角的 高侧MOS导通,低侧MOS关断。自举电容通过 Vb -> HO 路径向 外部的高侧NMOS放电,于是外部的高侧NMOS导通,自举电容逐渐放电电压缓慢变低。因MOS的GS极间内阻非常大,外部的高侧NMOS可以保持导通很长时间。【这步相当于将冲好电的自举电容,突然架空GND,再瞬间转移到到 Vs 和 HO 上,使外部NMOS的GS间电位与自举电容保持一致。整个过程与电荷泵倍压的原理几乎是一样的,只不过这里的充放电频率与HIN、LIN的频率保持一致,而电荷泵倍压一般使用内置震荡源】

因 HIN、LIN 输入信号为PWM,且限制最大占空比为99%,上面过程随PWM周期重复。

NMOS电荷泵高侧驱动IC的一些型号

在IC厂商官网的产品选型页,不是很容易直接搜到 MOS高侧驱动。一般被叫做 热插拔控制器,额外集成了高边差分放大器,对浪涌电流进行保护。

TI的 高侧开关产品列表,其MOS都是内部集成的,不能外接NMOS。好不容易能在 电子保险丝和热插拔控制器 中找到个 LM5060。单纯的NMOS高侧驱动型号很少,大多都是集成电流保护的 热插拔控制器。

ADI 有专门的 热插拔控制器 和 高侧栅极驱动器 分类,能外接NMOS的型号还是非常多的。如LTC4380、ADM4210、LTC4440、LTC7000。

随着电机控制对FOC需求的激增,同时也促使了MOS栅极驱动器的集成度提高,诸如DRV8301、DRV8305 这些集成了三相半桥栅极驱动、DCDC降压、高侧电荷泵涓流充电、多路增益可编程的差分放大器、可调死区控制器 的驱动器,被越来越多的应用到产品设计 上。

3、PMOS高侧电源开关(高侧驱动,稳定、简单)

NMOS做高侧开关的性能比较好,但因为要增加额外的栅极驱动IC,会使电路变得复杂,成本也会随之提升。除开电机控制和电源转换的场合,一般对开通速度、导通内阻、过电流能力 无细致需求的话,PMOS无疑是做开关的较好选择。

近年来随着MOS工艺的升级,PMOS的参数还是较NMOS差,但导通内阻<10m欧的PMOS型号越来越多了。PMOS做高侧开关的最大优势,是不用电荷泵驱动,简单方便,还降低成本。

下图是PMOS做高侧开关的电路,CONTROL为控制信号,电平范围为0~VCC。

CONTROL为0V时,Vgs<导通阀值,PMOS开通,负载工作。

CONTROL为VCC时,Vgs>导通阀值,PMOS关断,负载停机。

注意上图这里的输入信号 CONTROL,其低电平要保证Vgs能使PMOS开通;又要限制Vgs不能小于手册上的最小允许电压,以避免PMOS损坏。

但MCU或其他控制器的电平一般为固定的3.3V / 5V,而电路的VCC却要在一个很大的范围内变动。这就导致如果使用I/O口直接驱动的话,PMOS不能关断,并且当VCC较大时,还会损坏MCU的I/O口。

所以PMOS做高侧开关时,一般搭配一个小电流的NMOS或者NPN管,来做驱动电平转换。

如下图,NMOS - Q3负责做电平转换,来驱动Q2 - PMOS的开关。

当 CONTROL 为0时,Q3关断,Q2的G极电平被拉高为VCC,Q2 - PMOS关断,负载停机。

当CONTROL 为1,Q3开通,Q2的G极电平被拉低为0,Q2 Vgs<导通阀值,PMOS开通,负载工作。

随之而来新的问题:如果VCC电压很高,在PMOS开通时,导致Vgs超出了手册中的Vgs允许范围,也会造成PMOS的损坏。

为了避免损坏PMOS的栅极,在上面的电路中,添加一个稳压管和电阻,来达到钳位的作用,使Vgs最小不低于-12V,以保护Q2的栅极。(见下图)

特别注意:VCC电压较高时,需要重新计算各电阻的热功耗,来确定合适的封装,或者更改阻值。

PMOS做低侧开关的实例实在是少之又少,并且PMOS做低侧开关确实没什么好处,电路复杂且参数较差,不如直接用NMOS,在此不做介绍。

版权声明:本文为CSDN博主「Mark_md」的原创文章,遵循CC 4.0 BY-SA版权协议,转载请附上原文出处链接及本声明。

声明:


 
声明:本号对所有原创、转载文章的陈述与观点均保持中立,推送文章仅供读者学习和交流。文章、图片等版权归原作者享有,如有侵权,联系删除。  

来源:硬件笔记本
电源电路电子芯片电机控制
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-11-11
最近编辑:3小时前
硬件笔记本
本科 一点一滴,厚积薄发。
获赞 156粉丝 45文章 526课程 0
点赞
收藏
作者推荐

内阻很小的MOS管为什么会发热?

Source、Drain、Gate分别对应场效应管的三极:源极S、漏极D、栅极G(里这不讲栅极GOX击穿,只针对漏极电压击穿)。1MOSFET的击穿有哪几种?先讲测试条件,都是源栅衬底都是接地,然后扫描漏极电压,直至Drain端电流达到1uA。所以从器件结构上看,它的漏电通道有三条:Drain到source、Drain到Bulk、Drain到Gate。1、 Drain-》Source穿通击穿这个主要是Drain加反偏电压后,使得Drain/Bulk的PN结耗尽区延展,当耗尽区碰到Source的时候,那源漏之间就不需要开启就形成了 通路,所以叫做穿通(punch through)。那如何防止穿通呢?这就要回到二极管反偏特性了,耗尽区宽度除了与电压有关,还与两边的掺杂浓度有关,浓度越高可以抑制耗尽区宽度延展,所以flow里面有个防穿通注入(APT:AnTI Punch Through),记住它要打和well同type的specis。当然实际遇到WAT的BV跑了而且确定是从Source端走了,可能还要看是否 PolyCD或者Spacer宽度,或者LDD_IMP问题了。那如何排除呢?这就要看你是否NMOS和PMOS都跑了?POLY CD可以通过Poly相关的WAT来验证。对于穿通击穿,有以下一些特征:(1)穿通击穿的击穿点软,击穿过程中,电流有逐步增大的特征,这是因为耗尽层扩展较宽,产生电流较大。另一方面,耗尽层展宽大容易发生DIBL效应,使源衬底结正偏出现电流逐步增大的特征。(2)穿通击穿的软击穿点发生在源漏的耗尽层相接时,此时源端的载流子注入到耗尽层中,被耗尽层中的电场加速达到漏端。因此,穿通击穿的电流也有急剧增大点,这个电流的急剧增大和雪崩击穿时电流急剧增大不同,这时的电流相当于源衬底PN结正向导通时的电流,而雪崩击穿时的电流主要为PN结反向击穿时的雪崩电流,如不作限流,雪崩击穿的电流要大。(3)穿通击穿一般不会出现破坏性击穿。因为穿通击穿场强没有达到雪崩击穿的场强,不会产生大量电子空穴对。(4)穿通击穿一般发生在沟道体内,沟道表面不容易发生穿通,这主要是由于沟道注入使表面浓度比浓度大造成,所以,对NMOS管一般都有防穿通注入。(5)一般的,鸟嘴边缘的浓度比沟道中间浓度大,所以穿通击穿一般发生在沟道中间。(6)多晶栅长度对穿通击穿是有影响的,随着栅长度增加,击穿增大。而对雪崩击穿,严格来说也有影响,但是没有那么显著。2、 Drain-》Bulk雪崩击穿这就单纯是PN结雪崩击穿了(avalanche Breakdown),主要是漏极反偏电压下使得PN结耗尽区展宽,则反偏电场加在了PN结反偏上面,使得电子加速撞击晶格产生新的电子空穴对 (Electron-Hole pair),然后电子继续撞击,如此雪崩倍增下去导致击穿,所以这种击穿的电流几乎快速增大,I-V curve几乎垂直上去,很容烧毁的。(这点和源漏穿通击穿不一样)那如何改善这个juncTIon BV呢?所以主要还是从PN结本身特性讲起,肯定要降低耗尽区电场,防止碰撞产生电子空穴对,降低电压肯定不行,那就只能增加耗尽区宽度了,所以要改变 doping profile了,这就是为什么突变结(Abrupt juncTIon)的击穿电压比缓变结(Graded JuncTIon)的低。当然除了doping profile,还有就是doping浓度,浓度越大,耗尽区宽度越窄,所以电场强度越强,那肯定就降低击穿电压了。而且还有个规律是击穿电压通常是由低 浓度的那边浓度影响更大,因为那边的耗尽区宽度大。公式是BV=K*(1/Na+1/Nb),从公式里也可以看出Na和Nb浓度如果差10倍,几乎其中一 个就可以忽略了。那实际的process如果发现BV变小,并且确认是从junction走的,那好好查查你的Source/Drain implant了。3、 Drain-》Gate击穿这个主要是Drain和Gate之间的Overlap导致的栅极氧化层击穿,这个有点类似GOX击穿了,当然它更像 Poly finger的GOX击穿了,所以他可能更care poly profile以及sidewall damage了。当然这个Overlap还有个问题就是GIDL,这个也会贡献Leakage使得BV降低。上面讲的就是MOSFET的击穿的三个通道,通常BV的case以前两种居多。上面讲的都是Off-state下的击穿,也就是Gate为0V的时候,但是有的时候Gate开启下Drain加电压过高也会导致击穿的,我们称之为 On-state击穿。这种情况尤其喜欢发生在Gate较低电压时,或者管子刚刚开启时,而且几乎都是NMOS。所以我们通常WAT也会测试BVON。2如何处理mos管小电流发热严重情况?mos管,做电源设计,或者做驱动方面的电路,难免要用到MOS管。MOS管有很多种类,也有很多作用。做电源或者驱动的使用,当然就是用它的开关作用。无论N型或者P型MOS管,其工作原理本质是一样的。MOS管是由加在输入端栅极的电压来控制输出端漏极的电流。MOS管是压控器件它通过加在栅极上的电压控制器件的特性,不会发生像三极管做开关时的因基极电流引起的电荷存储效应,因此在开关应用中,MOS管的开关速度应该比三极管快。我们经常看MOS管的PDF参数,MOS管制造商采用RDS(ON)参数来定义导通阻抗,对开关应用来说,RDS(ON)也是最重要的器件特性。数据手册定义RDS(ON)与栅极(或驱动)电压VGS以及流经开关的电流有关,但对于充分的栅极驱动,RDS(ON)是一个相对静态参数。一直处于导通的MOS管很容易发热。另外,慢慢升高的结温也会导致RDS(ON)的增加。MOS管数据手册规定了热阻抗参数,其定义为MOS管封装的半导体结散热能力。RθJC的最简单的定义是结到管壳的热阻抗。1、mos管小电流发热的原因:1)电路设计的问题:就是让MOS管工作在线性的工作状态,而不是在开关状态,这也是导致MOS管发热的一个原因。如果N-MOS做开关,G级电压要比电源高几V,才能完全导通,P-MOS则相反。没有完全打开而压降过大造成功率消耗,等效直流阻抗比较大,压降增大,所以U*I也增大,损耗就意味着发热。这是设计电路的最忌讳的错误。2)频率太高:主要是有时过分追求体积,导致频率提高,MOS管上的损耗增大了,所以发热也加大了。3)没有做好足够的散热设计:电流太高,MOS管标称的电流值,一般需要良好的散热才能达到。所以ID小于最大电流,也可能发热严重,需要足够的辅助散热片。4)MOS管的选型有误:对功率判断有误,MOS管内阻没有充分考虑,导致开关阻抗增大。2、mos管小电流发热严重怎么解决:0做好MOS管的散热设计,添加足够多的辅助散热片。贴散热胶。3MOS管为什么可以防止电源反接?电源反接,会给电路造成损坏,不过,电源反接是不可避免的。所以,我们就需要给电路中加入保护电路,达到即使接反电源,也不会损坏的目的。一般可以使用在电源的正极串入一个二极管解决,不过,由于二极管有压降,会给电路造成不必要的损耗,尤其是电池供电场合,本来电池电压就3.7V,你就用二极管降了0.6V,使得电池使用时间大减。MOS管防反接,好处就是压降小,小到几乎可以忽略不计。现在的MOS管可以做到几个毫欧的内阻,假设是6.5毫欧,通过的电流为1A(这个电流已经很大了),在他上面的压降只有6.5毫伏。由于MOS管越来越便宜,所以人们逐渐开始使用MOS管防电源反接了。1)NMOS管防止电源反接电路:正确连接时:刚上电,MOS管的寄生二极管导通,所以S的电位大概就是0.6V,而G极的电位,是VBAT,VBAT-0.6V大于UGS的阀值开启电压,MOS管的DS就会导通,由于内阻很小,所以就把寄生二极管短路了,压降几乎为0。电源接反时:UGS=0,MOS管不会导通,和负载的回路就是断的,从而保证电路安全。2)PMOS管防止电源反接电路:正确连接时:刚上电,MOS管的寄生二极管导通,电源与负载形成回路,所以S极电位就是VBAT-0.6V,而G极电位是0V,PMOS管导通,从D流向S的电流把二极管短路。电源接反时:G极是高电平,PMOS管不导通。保护电路安全。连接技巧:NMOS管DS串到负极,PMOS管DS串到正极,让寄生二极管方向朝向正确连接的电流方向。感觉DS流向是“反”的?仔细的朋友会发现,防反接电路中,DS的电流流向,和我们平时使用的电流方向是反的。 为什么要接成反的?利用寄生二极管的导通作用,在刚上电时,使得UGS满足阀值要求。 为什么可以接成反的?如果是三极管,NPN的电流方向只能是C到E,PNP的电流方向只能是E到C。不过,MOS管的D和S是可以互换的,这也是三极管和MOS管的区别之一。4MOS管功率损耗测量MOSFET/IGBT的开关损耗测试是电源调试中非常关键的环节,但很多工程师对开关损耗的测量还停留在人工计算的感性认知上,PFC MOSFET的开关损耗更是只能依据口口相传的经验反复摸索,那么该如何量化评估呢?1、功率损耗的原理图和实测图一般来说,开关管工作的功率损耗原理图如图 1所示,主要的能量损耗体现在“导通过程”和“关闭过程”,小部分能量体现在“导通状态”,而关闭状态的损耗很小几乎为0,可以忽略不计。实际的测量波形图一般如图 2所示: 图2 开关管实际功率损耗测试 2、MOSFET和PFC MOSFET的测试区别对于普通MOS管来说,不同周期的电压和电流波形几乎完全相同,因此整体功率损耗只需要任意测量一个周期即可。但对于PFC MOS管来说,不同周期的电压和电流波形都不相同,因此功率损耗的准确评估依赖较长时间(一般大于10ms),较高采样率(推荐1G采样率)的波形捕获,此时需要的存储深度推荐在10M以上,并且要求所有原始数据(不能抽样)都要参与功率损耗计算,实测截图如图 3所示。现在搞懂完如何处理MOS管小电流发热问题了吧,希望今天的分享能帮助到大家~声明: 声明:文章来源EDA365。本号对所有原创、转载文章的陈述与观点均保持中立,推送文章仅供读者学习和交流。文章、图片等版权归原作者享有,如有侵权,联系删除。 来源:硬件笔记本

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈