首页/文章/ 详情

干货 | 利用FRM-Build快速实现HIL测试

2月前浏览93

1. HIL应用的背景    

由于内燃机是高度复杂的机、电、液、热等高度一体化的复杂机械系统。再加上近年来,HEV发展迅速,排放法规的越来越严格,使得动力系统的耦合和协调更为复杂。带来了整个发动机系统的标定更为复杂。主要体现在:


1、  多变量、多工况、多目标的任务需求

系统的复杂程度增加、道路工况、RDE循环工况和驾驶员行为的多样化、多目标的折衷带来的标定的难度增加。

2、  多机构、高动态、强耦合

在动力系统中要考虑的系统之间的相互影响越来越多,相互的耦合不能忽略。

3、  严法规、短时间、强竞争

排放法规越来越严格,而开发周期越来越短,而相互之间的竞争也越来越强。


由于以上原因使得标定出现了多机构、多目标、短周期的巨量参数优化难题。控制变量的增加如下图所示。随着优化变量的增加,想要完全用台架试验的办法去解决从时间和成本上是不可想象的。

采用虚拟标定的方法代替台架试验是目前全世界通用的高效的解决办法。本文主要介绍印度汽车研究协会(ARAI)如何利用GT-SUITE中的FRM-Builder功能高效、准确的实现发动机系统的HIL系统,用于发动机的开发,达到提高效率、节省成本。


2.印度汽车研究协会(Automotive Research Association of India,ARAI)方法    

ARAI研究分为以下几个步骤。


2.1 评估GT-SUITE软件中FRM-Builder在发动机标定中的应用

下图是常用的虚拟测试台标的标准流程。

     在此过程中,需要详细的发动机的数据与大量的测试数据,然后再与虚拟标定平台耦合。

但在不同的阶段开发阶段,有不同的模型要求,也会由于数据的完备性造成模型的详细程度也会有区别。以下是不同层次的模型需求:


模型成熟度

模型描述

应用

Level 1(概念模型)

几何参数用于模型的建立

概念验证;后处理系统的配置;ECU功能确认

Level2 (细化模型)

稳态和瞬态的台架测试数据用于模型的标定

环境校正;OBD标定;车辆的驾驶性能


通过详细的发动机的测试的数据,对模型进行细化及标定,并通过大量的DOE测试,在此基础上进行大量的Mil、HIL等的实现,并进行对应的标定的要求。


但如何满足上表Level1的模型,在概念阶段就开始介入标定阶段就能好的提高标定的效率。恰好GT-SUITE FRM-Builder的功能很好的满足这个要求。它只需要输入简单的几何参数就以生成满足HIL系统的要求的模型。


2.2 FRM Builder生成被控对象

FRM Builder只需要简单输入几个几何参数就可以自动生成FRM(Fast Running Model)模型。具体的操作如下图所示:


先选择发动机类型(汽油机、柴油机),再输入缸径、冲程、压缩比和气缸数等简单参数。



软件能自动生成对应的模型。如下图所示:

     在软件自动生成的模型中,为了与实际的发动机的对应上,ARAI根据需要做以下的更改:


1)移除EGR系统

2)涡轮增压器MAP修改

3)废气旁通阀控制器的更改

4)发动机转速范围变更

5)喷油控制器删除

6)根据燃料和排放的有限数据进行标定

其它需要修改的参数有:



修改后的模型如下图所示:




     根据有限的试验参数,进行标定的后的模型。对应的参数的可以接受的准则要求如下图所示


不同运行工况点的模型的准确性如下图所示


2.3虚拟标定平台的HIL系统测试

在把GT的FRM模型在HIL系统上的测试过程中要经过以下几个步骤:

1、ECU开环测试

根据硬件环境,建立起ECU与硬件系统和执行器之间的连接。如下图所示。



此操作的主要目的是确认以下功能:

  • ECU功能确认

  • 对ECU各个反馈信号确认,包括:ECU-MAP、曲轴转角、凸轮轴转角、轨压、加速踏板位置等

  • 燃油系统轨压模型确认

  • 喷油器的协同工作特性,喷油提前角、脉宽等;


2、带执行器的闭环测试

在开环测试完成后,导入GT前面生成的模型,测试HIL系统的闭环控制功能。根据需求定义GT模型所需反馈给ECU的信号。具体连接如下图所示:


在连接完成后,对HIL进行稳态和瞬态的工况测试。


2.4HIL系统测试结果

根据在HIL系统上进行稳态和瞬态的测试结果与台架测试数据对比。

稳态的测试数据如下图所示:

瞬态的测试结果


瞬态的NO排放对比



从稳态和瞬态的结果对比来看,模型有很好的精度完全可以进一步用于虚拟标定。


3.结论     

从ARAI的研究结果来看,可以得出以下结果:

1)采用GT的FRM-Builder的方法,只需要花费很少的时间和花费就可以获得满足精度要求的被控制对象。能节省大量的时间和成本。

2)在FRM Builder只需要很少的输入参数和测试数据,就能满足稳态和瞬态的精度需求,而满足HIL测试系统的要求。在概念设计阶段就能很好的嵌入标定开发。

3)FRM-Builder完全满足RT的要求,可以很好的用于虚拟系统的标定,是足够优秀的功能。

来源:艾迪捷
通用航空航天船舶核能参数优化控制试验FAST
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-09-08
最近编辑:2月前
艾迪捷
MBD CAE解决方案专家
获赞 19粉丝 16文章 569课程 4
点赞
收藏
作者推荐

解决方案|面对高速通信通道中不确定因素,工程师如何做出更优异的设计?

ANSYS HFSS可帮助验证低成本多层薄层介质结构是否能支持10Gb/s甚至更快的通信速度。 每一代全新的网络产品都能以相同或更低的成本提供更优异的性能。而为这些产品设计高速通信通道的工程师则面临着艰巨的挑战。由于速度达到或高于10Gb/s的系统性能存在的不确定因素不断增多,因而促使工程师选择更精密、成本更高的印刷电路板(PCB)多层薄层材料来增大安全裕度。另一方面,在竞争压力的作用下,要求使用成本最低的材料和组件,而这就有可能造成产品性能的不确定性,从而可能迫使在硬件供货后进行高成本的重新设计。诺基亚-阿朗是在因特网协议(IP)、云网络、超宽带固定和无线接入的产品和创新领域居于领先地位的供应商,其工程师借助Ansys HFSS在电子产品设计流程的早期阶段对不同材料和组件的性能进行评估,从而解决了上述难题。例如,工程师先从两个电路板的布局后数据库中抽取仿真通道,并将其连接在一起,然后在频域和时域运行仿真。他们利用HFSS确定最低成本的解决方案,其能够在12.5Gb/s通道之间可靠地连接两块独立电路板上的集成电路(IC)。该通道用于通过板间连接器连接电路板电路板A和电路板B。在初始概念设计阶段,选择的是成本相对低廉的板材料。电路板A采用增强型FR4材料,可承载串行器/解串器(SerDes)发送器和用于连接IC到连接器的3.3英寸长差分通道。该通道始于IC,在上表面延长约0.5英寸直到转向第3层到达最终目的地连接器。电路板B采用Megtron 4材料,可承载SerDes接收器IC和用于连接IC到连接器的11英寸长差分通道。 HFSS 3D仿真以较高确定性确认该通道能够正常运行并满足频域和时域的规范要求。 项目仿真的目的是验证12.5Gb/s通道是否能够可靠地连接位于两块独立电路板(使用高性能连接器连接)上的两片IC。该设计规定频域插损(IL)必须单调增长至其6.25GHz的奈奎斯特频率,且不得超过20dB,而回波损耗(RL)则必须在频率高达6.25GHz时保持在12dB以上。此外,该设计需要实现严格的时域性能。在信号通过了位于SerDes接收器IC上的模拟均衡器和决策反馈均衡(DFE)滤波器之后,比特误差率(BER)应在10到22之间或者更好的数值。 频域仿真 诺基亚-阿朗的工程师使用 Ansys Designer和Ansys HFSS对该通道进行仿真。仿真过程先是构建频域模型,然后将其移植到Designer中,用以在时域中分析结构性能。与同类竞争对手从时域模型开始的方法相比,该流程能够提供更加精确的结果。在Designer中,工程师使用“cutout subdesign”功能,从布局后数据库中抽取每个电路板上的通道。他们先验证叠层,然后编辑以去除延长仿真时间的杂乱图形,最后创建端口激励。随后他们将该结构移植到HFSS中,从而说明铜面粗糙度,并生成更高保真度的模型。接下来,工程师运行频域仿真,并验证每个电路板是否满足预期的频域规范。他们在HFSS中为每个电路板生成一个四端口的S参数通道模型。在Ansys Designer中创建电路原理图后,他们把两个电路板的模型和制造商提供的连接器模型导入其中,并将它们连接在一起,以便仿真完整通道的IL和RL。结果显示频率高达7GHz时,IL为10.7dB,而RL在12dB之上。两个仿真结果均满足IL和RL要求。 时域仿真 接下来工程师用已连接的通道的单个实例创建电路,使用Designer内置的时域反射计(TDR)探针显示受测通道的阻抗特性。阻抗不连续性即是导致IL、RL增大以及眼图闭合的原因。结果显示3英寸电路板、连接器和11英寸电路板的特性符合预期。仿真结果还显示出电路板A上的阻抗不连续性表示布局中的布线从顶层过渡到了内层。 眼图仿真 随后,工程师创建一个电路,用以运行眼图(眼罩测试)仿真。他们使用的是用于TDR仿真中的完整通道四端口S参数模型的相同单个实例,并在每个通道的末端添加由IC制造商提供的发送接收SerDes的IBIS-AMI模型。使用Ansys Designer,将IBIS-AMI寄存器设置配置为最大限度地增加眼图开口。在内置模拟接收器和DFE滤波器之后的接收器IC上,工程师对眼图进行了测量。即便显示器显示出在接收器IC板上的眼图呈闭合状态,而接收器上的连续时间线性均衡器(CTLE)和DFE滤波器的眼图则在硅芯片内呈张开状态。滤波后信号的眼罩图与超过10到22的BER相关,因此仿真结果说明该通道在时域内也符合规范要求。Designer和HFSS的强大频域和时域分析功能完美结合,帮助诺基亚-阿朗的工程师克服了性能和成本权衡所带来的不确定因素。HFSS 3D仿真以较高确定性确认该通道能够正常运行并满足频域和时域的规范要求。结果显示使用成本较低的材料和连接器仍然能构建超出BER要求的可靠产品。此外,工程师还对该通道是否满足IL和RL频域规范进行了验证。根据仿真结果,诺基亚-阿朗的工程师能够降低67%的PCB成本,5%的系统总成本,同时避免了因后期阶段高成本设计变更而干扰项目进度的风险。 注:原文来自于ANSYS ADVANTAGE杂志原文链接:https://www.ansys.com/zh-cn/other/zh-cn/Ansys-Advantage-Magazine-2014V8I3/11_overcoming#来源:艾迪捷

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈