首页/文章/ 详情

接收机与ADC的矛盾拉扯

9小时前浏览1

接收机的主要作用是把搭载在载波上的信号尽可能的无失真,无干扰的提取出来,不管是什么架构,最终一步都需要经过ADC进行模拟信号数字化提取。

而射频架构的区别在于,ADC拿一个什么样信号在处理。

超外差架构,给ADC提供了一个频率低,干扰少,动态范围大的信号。

零中频架构,给ADC提供一个带宽窄,杂散少的信号。

直接采样架构,ADC从射频端直接采样,ADC得到一个高带宽,低延迟的信号。

从设计处理的角度来说,接收机射频前端为ADC服务。设计接收机在于ADC想得到一个什么样的信号或者说想处理一个什么样能力的信号。其他的都是属于ADC采样后算法能力范围内的折中。    

说白了就是ADC采样后的能力够了,射频前端怎么省功耗,怎么省成本怎么来。ADC的能力不够,前端补齐。

1.接收机的噪声系数和ADC的噪声系数

接收机的灵敏度计算公式如下

一个接收机定下了接收灵敏度,也就定下了接收机的最小噪声系数是多少

那么ADC的噪声系数对接收机的噪声系数有什么影响呢?

从噪声系数的角度来理解,首先ADC的噪声系数可以有以下推导过程

假设ADC的输入的最大信号为v(t) = V0 sin 2πft

那么满量程功率为P=(V0 /2)2/R=V02/2R

那么功率用dBm表示即为P(dBm)=10log(V02/2R)+30

计算ADC的噪声需要利用ADC的SNR来计算,可以得到ADC噪声电平

SNR=20log(VFS/Vnoise)那么Vnoise=Vfs*10-SNR/20

噪声因子F等于信号的功率除以噪声的N=KBT

F=(Vnoise)2/KBTR=(VFS*10-SNR/202/KBTR=(VFS2/R)*10-SNR/10*(1/KBT)    

NF=10log(F)=PFS-SNR+174-10logB

假设一个16为的ADC,它的SNR为84dB,输入的电压的峰峰值为3V,采样率为80Mbps,按照采样带宽遵循第一奈奎斯特准则,带宽为40MHz

那么这个ADC的NF=10log(1.52/100)+30-84+174-10log(40*10^6)

=13.5-84+174-66=37.5dB

一般情况下,假设一个接收机的NF是4dB,从接收机噪声系数的角度来设计,假设射频前端的噪声系数是3.5,那么ADC折合到系统中的噪声系数贡献只能有0.5dB

根据噪声系数级联公式,通过仿真可知,射频前端的增益至少要40dB,才能满足系统噪声系数小于4dB的要求。

所以一个接收机系统的最小增益从ADC噪声系数的角度来计算取决于ADC的噪声系数和接收机的灵敏度。

                   

当然如果从ADC的动态范围的角度也可以计算出最小增益是多少,这里我们就不展开讲了。

上文根据ADC的噪声系数可以推出接收机的最小增益

但是根据IIP3的级联公式可知,增益越大,IIP3越小,IIP3越小意味着接收机容易产生互调干扰,最终影响ADC的动态范围能力。    

所以,射频工程师面临着平衡动态范围与噪声系数的两难的矛盾。

成为一个射频工程师不难,难在如果做好,如何兼顾所有的指标设计。

祝好。


来源:射频通信链
通信
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-07-29
最近编辑:9小时前
匹诺曹
签名征集中
获赞 6粉丝 39文章 396课程 0
点赞
收藏
作者推荐

细数IQ不平衡的原因

IQ复调制逐渐成为在蜂窝基站、WiMAX、无线点对点 等终端应用中部署发射器信号链的首选架构。IQ复调制逐渐成为在蜂窝基站、WiMAX、无线点对点 等终端应用中部署发射器信号链的首选架构。它通过同时使用两个正交(相差90度)的载波信号,即同相分量(I,In-phase)和正交分量(Q,Quadrature),来承载信息。这样的设计允许在相同的频谱带宽内传输更多的数据,提高频谱利用率。IQ调制常见于各种调制方式,如QPSK(四相位移键控)、16-QAM(16阶正交振幅调制)等。 在模拟调制过程中,IQ信号的增益和相位不匹配会直接影响边带抑制性能,这会导致接收器端的误差矢量幅度(EVM)增大,从而提高比特误差率(BER)。 哪些器件或者行为会导致IQ不平衡呢?IQ不平衡的问题,实际上是无线通信系统在追求理想性能时所面临的现实阻碍。它揭示了一个深刻的矛盾:理论模型假设硬件是完美的,但实际硬件永远存在误差和限制。比如,理想的I和Q信号应该是幅度相等、相位严格正交的,但现实中的混频器、放大器等器件永远无法达到这样的精度。这种理想与现实的张力,是IQ不平衡问题的根本原因。表格列了举了发射机的IQ不平衡来源。不匹配的贡献因素增益不匹配相位不匹配DACDAC输出增益误差DAC输出相位误差IQ MOD调制器的基带增益误差 调制器的LO增益误差调制器的基带相位误差调制器的LO相位误差重构滤波器滤波器的增益误差滤波器的相位误差端接电阻幅度误差 PCB走线差分长度不一致差分相位不一致相位不平衡影响分析:DAC的增益误差量化误差:与ADC一样,DAC也有量化误差,量化误差的精度就影响了幅度的偏差。 相同器件上的I DAC和Q DAC共用相同的偏置电流电路、满量程调整电阻和基准控制放大器。这些模块中由电压和温度漂移引入的误差在I DAC和Q DAC上 彼此影响。DAC输出相位误差DAC输出相位误差是将相同输入信号馈入到I DAC和Q DAC时两个DAC之间的偏差。该偏差来自内部时钟路径的 不匹配以及DAC内核的不匹配。IQ调制器LO增益误差和相位误差LO信号内的增益和相位误差对边带抑制的影响和基带信号内的增益和相位误差相同。 PCB走线长度不匹配PCB走线在高速电路板设计中作为传输线处理。其每单位 长度电感和电容决定每单位长度的传播延迟。这一延迟取 决于走线宽度、走线厚度、走线形状、走线和基准面的距 离以及板材的介电常数。在理想情况下,从DAC输出到调 制器输入的信号路径上的走线应在I通道和Q通道以及通道 内正极和负极之间保持对称。实际上,由于PCB设计规则 变化和制造限制,走线长度并不完全匹配。这些不匹配会 使一个通道内的信号与另一通道内的信号发生偏斜,导致 IQ相位误差。I和Q通道间的走线不匹配会提高IQ相位误差。现代高速DAC和IQ调制器能够提供出色的增益和正交精度,但系统内仍存在引起IQ增益和误差不平衡的其他因素。 对于不平衡因素可使用DAC所提供的增益和正交校正功能可以有效改善边带抑制性能。 来源:射频通信链

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈