首页/文章/ 详情

迟滞电压比较器电路的相关计算

16小时前浏览8

比较器电路应该很多人用过,网上一查也很多资料,比较器电路用得最多的应该还是迟滞电压比较器电路,那今天来聊聊我对迟滞电压比较器电路的理解吧,主要分为以下几个方面  

1、迟滞电压比较器电路的工作原理  

2、专用迟滞电压比较器和运放搭建的迟滞电压比较器的差别  

3、迟滞电压比较器的计算公式推导

 

1、迟滞电压比较器的工作原理


 

如下图,是常见同相迟滞电压比较器电电路,右边是其电压传输特性。

 

电压传输特性说明:

1、输入上升阶段:需要Vin>VH,输出电压才能翻转(输出从0翻转到高电压)

2、输入下降阶段:需要Vin<VL,输出电压才能翻转(输出从高电压翻转到0  

从特性曲线我们可以看到,输出电压翻转的两个方向的阈值并不相同,这个区间的存在,可以抑制输入噪声干扰/输入信号抖动带来的影响,避免因为输入端信号抖动较大,导致输出端信号也反复来回的切换。  

那这个电路是怎么做到这一点的呢?  

我们先来定性分析下,可以看到,电路的输出端是通过R2电阻接到的芯片的正相输入端,也就是说反馈是接到正相端的,是正反馈电路。  

为什么提正反馈呢?  

这是因为,我们有时候为了低成本设计,使用放大器搭建迟滞电压比较器电路,而没有用专用的比较器放大器。而使用运放的时候,我们会经常使用“虚短”和“虚断”来分析电路。这个时候需要注意,正反馈就没有“虚短”的概念了,因为“虚短”的成立,是建立在电路工作在负反馈的情况下,整个电路工作在线性区  

那这个电路怎么分析呢?  

我们可以这样理解,运放和比较器的开环增益都非常大,那么当运放/比较器的两个输入端只要满足 V+ > V-,那么Vout 就输出高。反之,如果V+ < V-,那么Vout输出低,我们记住这个前提。  

a我们假设刚开始Vin=0,那么Vout也为0,这个时候我们让输入Vin的值不断增大,可以知道,当Vin增大到一定值VHV+ = V-,如果Vin再继续增大一点点,就会满足V+ > V-,这个时候Vout就会输出高。也即是说输出Vout0到高电平翻转时,其输入Vin电压需要达到阈值VH(严格来说,是大于VH一丢丢)  

bVout电压从0变成高之后,因为Vout通过电阻R2接到了运放/比较器的V+,也就是正反馈,这会让V+进一步增大,V+ 大于V-更多,所以输出维持高电平。因此,这个时候要想让Vout重新输出0,那就需要Vin比原来的VH更低,对应于上图的VL。即输出Vout 高电平到0翻转时其输入Vin电压需要达到阈值VL(严格来说,是小于VL一丢丢)  

以上就是同相迟滞电压比较器的工作原理介绍,反相迟滞电压比较器原理类似,就不再写一遍了,下面来看具体的电路设计与计算。  

先来看同相迟滞电压比较器的电路设计以及各个电阻的取值吧。  

2、同相迟滞电压比较器的设计及计算

电路图上面其实已经给出来了,我再放一下吧,如下图所示。

 

这里需要关注下电阻R3,需要根据选用的比较器/运放芯片的型号来决定是否要加上。因为有些比较器的输出是开漏输出的,如果没有上拉电阻,输出是无法输出高的  

Ti的比较器LM393为例,其就是开漏输出的,所以输出必须要要接上拉电阻Rpullup

 

Ti的比较器TLV3201为例,其输出本身就是推挽输出,因此外部就不需要上拉电阻,如下图所示:

 

同样的,如果我们用集成运放来替代比较器芯片,也是可以不要上拉电阻的。这一点很容易想明白,正常运放即使没有上拉电阻,也是可以输出对应的高电压的,其相当于是推挽输出,比如下方的TI的运放芯片LM358

 

为什么我这里专门提示这个电阻R3呢?这是因为这里只要稍一不注意,要接的时候没接,就容易出现功能异常,只能改板了。  

相对来说,需要接上拉电阻的时候,电路设计计算起来就更复杂,那么我们就直接来算开漏输出比较器的电路吧。  

设计一个电路,我们总归有一些已知条件  

一般来说,我们用到迟滞电压比较器的时候,总归知道自己的运放电路的供电电源电压,输出端上拉电阻接的电源电压,还有自己希望的两个触发阈值电压VHVL,针对这些条件,我们先设置下初始上拉电阻R3,分压电阻R5,还有初步设置一个反馈电阻R2。据此,我们可以求得电阻R1R4,这样,我们的电路各个器件就都明确了。  

上面的题目简化下就是下图

 

下面就来详细介绍下如何求解R1R4  

a由工作原理图可知,当Vout初始电压为0时,如果Vin电压等于VH,此时比较器的同相输入端V+=VTH,因此有了下面的公式:

 

b同样由工作原理可知,当Vout初始电压为高时,如果输入电压为VL,那么此时比较器的同相输入端V+=VTH,因此我们又有下面的公式:

 

c上面2步,我们有2个公式,2个变量,因此最终可以求得R1如下所示:

 

上面引入了系数abc,这是因为如果不引入,最后R1的等式非常的复杂,因此只是为了简化。  

d比较器的输入阻抗都非常大,可以看作是断路,所以比较器的负相端V-的电压就是固定的,不论Vout电压是多少,Vth就是Vref在电阻R5上的分压,因此我们有了公式:Vth=Vref*R5/R4+R5);再结合步骤c中的公式,我们就可以求得R4了,过程如下:

 

同相比较器电路,知道了具体的电路,如何计算上下门限VLVH  

以上是我们知道VLVH情况下,计算各个电阻值应该取多少。但有时我们已经知道了电路图,需要计算VLVH比如这个场景:我们刚刚到新公司时,有了现成的电路图,需要理解并检查电路,这个时候我们就需要知道VLVH是多少了。简化下题目如下:

 

具体求解过程如下图:

 

小结下,以上两种已知条件下,求解公式汇总如下图:

 

至此,同相比较器我们已经分析完了,下面来看下反相迟滞电压比较器的设计及计算  

3、反相迟滞电压比较器的设计与计算

反相迟滞电压比较器典型电路如下图:

 

同样的,当我们想设定两个门限电压VLVH,那么电阻该如何取值呢?

 

求解过程如下图:

 

同样有另外一个问题,反相比较器电路,知道了具体的电路,如何计算上下门限VLVH

 

求解过程如下:

 

至此,我们将同相和反相迟滞电压比较器电路的计算公式都推导出来了。公式看着有点复杂,不过也不用担心麻烦,我已经将相关计算公式放到了我的app硬件工程师炼成之路开发助手里面”。

 

除此之外,App助手上面也更新了前一段时间推导的MOS管功耗计算的公式,效果如下图:

 

来源:硬件工程师炼成之路
电源电路芯片
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-06-14
最近编辑:16小时前
获赞 22粉丝 53文章 184课程 0
点赞
收藏
作者推荐

一个兄弟核心板EMC问题交流

最近跟一个兄弟交流,他遇到一个问题:他做了一个核心板,但是EMC测试时辐射超标,辐射源定位为DDR信号,因为板框限制,也加不了屏蔽罩,问我有没有好的办法。了解到他的PCB是6层板,但高速信号线有很大一部分在表层,于是我建议他看能不能DDR线都走在内层,这样可以利用板上铜皮做屏蔽,屏蔽罩也可以不要。后来他去试了一下,但是又面临新的问题,整个板子的布线非常紧凑 ,整个PCB layout基本要重新搞不说,更严重的是会因为这样要多打些孔,导致布线还是很难走通。这时我想起来嘉立创已经推出过盘中孔工艺,如果能在焊盘上面打孔的话,应该能省下一部分空间,走线很可能就能走通。以下面这个图为例子(兄弟的板子并不是这个,我只是举个例子),正常情况下,如果孔不能打到焊盘上面,那么这些电容就需要移位置做避让,导致可用走线空间减少,反之,如果可以打在焊盘上,那么可用于走线的空间肯定就多些。不过这个兄弟还是表示有些为难,他们公司的Layout Checklist规则就是不能在焊盘上面打孔的,而且孔打到焊盘上面,焊接的时候,过孔不是会漏锡导致焊接容易虚焊吗?显然,他错误的理解了我的意思了,以为是像常规情况那样只是把过孔打到焊盘上就行了。于是我又给他解释说是要专门做盘中孔工艺,不是简单的把孔打到焊盘上面就完事儿了,而是下面这个东东。简单理解就是过孔打了之后,中间用树脂塞上,然后表层和底层用电镀铜的方式把孔盖住,这样孔就看不见了,贴片SMT自然也不会漏锡。不过这个兄弟又说了,这个工艺会很贵吧,他们公司对产品成本控制的比较严格,如果太贵可能也接受不了。 我说不会,别人家的板厂我不清楚,但如果你做的是6层及以上的板子,嘉立创的盘中孔工艺是免费的,不额外增加成本。如果符合条件,6层板还可以免费打样。另外,批量的话还是有阶梯价的,做得越多,单价越便宜。小结 社会在发展,科技在进步,各种加工工艺也越来越先进,针对BGA等越来越小的封装,布线的难度也越来越大,所以有需求就会促进先进工艺的普及,以前是问题现在可能就不是了。兄弟们在埋头干事的时候,也需要时常去了解下一些新的技术进展,与时俱进,说不定哪天就用上了。下面附上嘉立创高多层专属优惠券的获取方法(适用于首次下高多层订单用户),有需要的兄弟可以自提。来源:硬件工程师炼成之路

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈