首页/文章/ 详情

Palladium Z1开创数据中心级硬件仿真加速新时代

10小时前浏览2

本文转自《中国电子商情》,作者:单祥茹

Palladium Z1是Cadence公司Palladium XP系列的后继产品,同时也是业内第一个数据中心级硬件仿真加速器。它将最顶尖的硬件仿真加速和电路仿真融合在一个平台内,系统密度远超过上一代平台达8倍,仿真处理能力更是提高近5倍。凭借企业级的可靠性和可扩展性,Palladium Z1平台最多能同时处理2304个并行作业,容量可扩展到92亿逻辑门,充分满足了市场对硬件仿真加速技术不断发展的需求。新增的多种新特性让Palladium Z1成为日趋复杂的系统级芯片(SoC)以及智能设备设计验证的不二之选。

(图1 Cadence全新企业级硬件仿真加速平台Palladium Z1拥有数据中心级的扩展能力)


大规模并行处理器计算引擎赋予平台 独一无二的处理能力

对高级SoC设计而言,我们经常同时面临来自于各个项目的数以千记、规模各异的验证任务。
传统验证工具的更新已经跟不上前者的发展步伐,造成硬件/软件验证差距的不断扩大,限制了可重用性和生产效率,增加了重新流片和开发进度拖延的可能性。

Palladium Z1 的计算引擎由高级自定义处理器网格组成,构建了一个企业级硬件仿真加速平台,它可以真正实现数据中心资源利用率的最大化。采用基于机架的刀片式架构,Palladium Z1具有企业级的高可靠性,而占地面积缩小至Palladium XP II平台的92%,但容量密度却是它的8倍。

Cadence全球副总裁兼硬件与系统验证事业部总经理Daryn Lau表示:“在项目规划时间不断紧缩的情况下,客户对于硬件仿真加速容量的要求每两年就会翻一番,主要原因包括验证复杂性增加,对质量、软硬件集成和功耗要求更高。作为系统开发套件中的一个支柱性产品,Palladium Z1平台使得设计团队终于可以将硬件仿真加速器作为数据中心计算资源进行使用,而且和使用基于刀片服务器的计算工厂进行仿真毫无差别,进而可以进一步缩短规划时间,提高验证自动化。”


灵活的资源分配与模型支持大幅提高生产效率

一个优良验证引擎的生产效率主要由四个决定性因素进行衡量,包括构建(Build)、分配(Allocate)、运行(Run)以及调试(Debug),如图2,其中,


(图2 衡量验证引擎生产效率的四大要素)


构建:在硬件仿真加速器上运行之前,可能要因为数百万门的设计尺寸而花费数小时/数天的时间对设计进行编译,而且通常还需要占用多个主机资源。如果缩短了编译耗时,整体验证时间也可以缩短。通过使用高级VXE软件功能,Palladium Z1平台上一个工作站就可以实现140MG/hr的编译速度,在一天内能实现多个设计转变。

分配:企业的仿真资源非常宝贵,高效的资源管理可以最大化系统同时运行的任务数量。在资源无浪费或浪费最小的前提下,任务分配的系统粒度对系统上运行的并行任务数量起着重要作用。在实际应用场景下,不同的任务通常会在不同的时间内完成,这样就会在系统的不同部分产生新的可用资源。动态任务分配以及再分配等特性可以为新的任务简化资源配置,甚至还能重新对正在运行的任务进行分配,最大程度地保证利用效率。Palladium Z1平台配备有业内最先进的再构造、再分配以及外设重定位再分配能力,可以极为高效地管理系统资源,实现高利用率。得益于业内最先进的4MG任务尺寸粒度,Palladium Z1 平台还能实现任务的高度并行化,使得同时运行从IP模块到子系统再到系统级设计的多个任务成为现实。

运行:一般情况下,运行时的性能是决定系统生产效率最重要的参数,但诸如运行时调试等其它因素,也可能会对运行时性能产生重大影响。系统支持多种使用模式对使用模式多种功能的支持,可以确保验证过程能够涵盖硬件、软件集成相关的所有要素。完整的接口支持可以实现主要协议的全面覆盖,速率适配器或专门针对硬件辅助的定制IP验证可以在流片和硅可用之前对设计进行彻底验证,避免后期意外,并缩短上市时间。Palladium Z1 平台的运行时性能高达 4MHz,可以快速运行设计,鉴别设计存在的潜在问题。

调试:系统调试主要分运行时调试和离线调试两种。良好的功能设置以及较深的追踪深度和动态触发可以帮助在运行时找到漏洞。与其他系统不同的是,在启动运行时调试过程中,Palladium Z1平台的性能不会出现剧烈下降。另外,离线调试还能够捕捉运行记录,并将捕捉到的数据在线下进行调试,为其他的任务释放宝贵的仿真资源。

Palladium Z1平台所具有的灵活编译、极高效的分配、快速的运行时间以及全方位的调试能力,能够快速而全面地对设计进行验证,最终可以自信地让这些设计进入流片。一个项目通常由多个阶段组成,包括IP模块验证、单个IP模块集成、组件子系统、将多个子系统整合成完整系统、硬件设计上的软件初启,以及最后的流片阶段。为了不出差错地及时把SoC推向市场,按照项目的不同阶段,需要同时展开图3环路中的多个迭代。可以说,每次设计转变都要经历构建、分配、运行和调试的完整周期。任何一个阶段节省出来的时间增量都会大大缩短总体设计周期。

为了进一步提高平台的生产效率,Palladium Z1还支持多个任务同时运行,包括加速与硬件仿真加速混合进行的任务,并且不会对其他任务产生影响,因此可用于多个项目或试验。为此,Palladium Z1率先引入了动态目标再分配,它在目标间转换的灵活性可以实现内部电路硬件仿真加速的全部优势。系统任何一部分上运行的任务都可以与任一目标连接,同时不需要重新布设任何实体电缆,远程用户也可以轻松地用多个界面完成设计验证。有了动态任务再分配能力,就可以用 Palladium Z1 平台将新进入的大型任务分配到系统的非连贯部分中,以充分利用系统资源。


(图3 在整个项目实施过程中,每次设计转变都要经历构建、分配、运行和调试的完整周期)


离线调试以及独有的虚拟外设重定位功能实现生产效率最大化

利用独有的虚拟外设重定位功能,Palladium Z1对外部接口进行了完全虚拟化。它支持精确地远程访问实际和虚拟化外围设备,例如Virtual JTAG。预集成的仿真开发套件适用于USB和PCI-Express接口,具备建模准确、高性能和远程访问的功能。与具有验证虚拟机功能的数据库一起使用,还可以实现多用户并行离线访问仿真运行数据。

Palladium Z1能够实现生产效率最大化的另一关键措施就是:采用的离线模式能够拥有在线调试的大部分功能设置。例如,触发事件、灵活捕捉触发器和存储器的状态可以确保设计者高效地进行离线调试。Palladium Z1 平台在在线和离线模式下都具备领先的调试能力,通过使用 FullVision、InfiniTrace、动态探针、SDL触发以及顶尖的新型VVM,可以在多数在线调试功能可用的情况下进行高效离线调试。

Palladium Z1平台可用于多种设计和验证阶段,从初期的架构分析,到模块、芯片和系统集成,再到软件开发与系统验证。因功率密度下降、平均系统利用率和并行用户数的提高,使得Palladium Z1的作业排队周转时间大幅缩短,只有Palladium XP II平台的五分之一。并且单个工作站上的编译速度高达 1.4 亿门/小时,调试深度和上传速度都有大幅度提高。因此,Palladium Z1平台的每个仿真周期功耗却不升反降,不到Palladium XP II平台的三分之一。

Cadence公司硬件系统验证部门产品营销总监Michael Young表示,Palladium Z1是当今业内通用性最高的平台,它具有十几种使用模式,包括运行软件电路仿真、仿真加速并支持软件仿真和硬件仿真之间的热切换、使用Cadence Joules RTL Power estimation进行动态功率分析、基于IEEE 1801 和 Si2 CPF的低功耗验证、门级加速和仿真以及比常用标准仿真提高50倍性能的基于ARM SoC的操作系统启动等。作为系统开发套件中的一个支柱性产品,Palladium Z1平台使得设计团队终于可以将硬件仿真加速器作为数据中心计算资源进行使用,而且和使用基于刀片服务器的计算工厂进行仿真毫无差别,进一步缩短了规划时间,提高验证自动化,快速实现最终产品的交付。

虽然Palladium Z1是建立在刀片式服务器架构之上的全新硬件仿真加速平台,然而对于正在使用Palladium XP平台的设计者而言,除了性能的大幅提升,他们的使用习惯不会有任何改变,用Daryn Lau副总裁的话说,无论是测试方式还是用户界面,Cadence均保证了两个平台间的平稳迁移,用户在使用中不会有任何异常的感觉。


来源:Cadence楷登
电路通用电子UG芯片UMCadence工厂试验
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-09-24
最近编辑:10小时前
Cadence楷登
签名征集中
获赞 0粉丝 86文章 116课程 0
点赞
收藏
作者推荐

Cadence工具获台积电7纳米早期设计及10纳米芯片生产认证

内容提要:· Cadence设计工具及流程设计套件(PDK)通过台积电最新DRM及SPICE认证,服务7纳米早期设计客户· Cadence与台积电强强联合,10纳米工艺数字、定制和混合信号设计参考流程再添新功能· Cadence设计工具通过台积电高性能参考设计认证,助客户减少迭代次数,提高产品可预测性 2016年3月22日,中国上海——楷登电子(美国Cadence 公司,NASDAQ:CDNS)今日宣布,用于10纳米 FinFET工艺的数字、定制/模拟和签核工具通过台积电(TSMC)V1.0设计参考手册(DRM)及SPICE认证。Cadence 和台积电为共有客户认证设计工具,开发最新流程设计套件(PDK),为基于最新版DRM 和SPICE 认证的模型提供早期设计(design start)支持;双方并将继续加强合作,进一步推动7纳米技术的发展。 Cadence® 定制/模拟和数字实现与签核工具已通过台积电的高性能参考设计认证,为客户提供创新解决方案,助其充分实现台积电7纳米和10纳米工艺高性能、低功耗和小面积的技术优势。通过认证的Cadence工具包括:Innovus™ 设计实现系统:提升系统能力,缩短周转时间,全面支持台积电10纳米工艺的设计要求。包括具备色彩感知/管脚接入/变异感知时序收敛的布图规划、布局、和布线;以及时钟树和功耗优化。Quantus™ 寄生参数提取解决方案:全面符合台积电10纳米建模特征的精度要求,具备多重曝光、多重着色及内置3D提取等功能。Tempus™ 时序签核解决方案:包括集成、领先的时延及信号完整性效应计算工具,可进行符合台积电严格的精度标准可进行静态时序分析(STA),包括对低电压及超低电压运行环境。Voltus™ IC电源完整性解决方案:单元级电源完整性工具,针对电迁移及电阻压降(EM/IR)的设计规则和要求提供全面支持;同时,该解决方案可确保全晶片系统级芯片(SoC)电源签核工具的精确度。Voltus-Fi定制电源完整性解决方案:提供SPICE级高精度分析能力,全面支持EM/IR设计规则和要求,可实现晶体管级模拟电路模块、存储器及定制数字IP模块的功耗完整性分析与签核。Virtuoso®定制IC先进节点平台:提供创新的设计实时签核(in-design tosignoff)流程,平台内集成签核认证(signoff-quality)的电气及物理设计检查工具,与 Cadence和台积电认证的签核平台高度关联。Spectre®电路模拟平台:包括Spectre电路模拟器、Spectre加速并行模拟器(APS)及Spectre eXtensive快速SPICE仿真器(XPS),快速实现精确的电路仿真,并全面支持带自热效应和可靠性效应的先进工艺器件模型。物理验证系统(PVS):采用领先的技术与设计规则,全面支持设计规则检查(DRC)、版图与电路图比较(LVS)、先进金属填充、良率评估(yield-scoring)、电压相关性检查、图形匹配和设计实时签核(In-design signoff)。Litho电气分析器:支持版图依赖效应感知(LDE-aware)后仿真、布线分析、约束检查匹配、LDE效应报告以及根据局部版图生成固定布局指导,加速10纳米模拟设计收敛。 除获得台积电10纳米工艺认证的工具外,Virtuoso Liberate™库例化分析解决方案和VirtuosoVariety™统计库例化分析解决方案也已通过验证。Virtuoso解决方案创建精确的Liberty模型库,包括时序、噪音和电源模型,充分满足Liberty 变种格式(LVF)模型的要求。Liberty 模型库可以为制程变异签核及超低功耗应用的电迁移模型提供支持。采用Virtuoso Liberate™库例化分析解决方案和Virtuoso Variety™ 统计特性分析解决方案的模型库已被广泛用于10纳米v1.0 STA工具认证。 此外,Cadence与台积电也完成了10纳米工艺定制/混合信号设计参考流程的验证。该流程可进一步提高设计效率,主要功能如下:先进的仿真功能,包括变异分析,EM/IR分析和自热效应分析:助力设计师规划出完善的、可靠及高产的设计方案色彩感知定制版图,包括快速成型,自动布线,电气及LDE感知设计:高度自动化的工具,可深入探索物理效应对电路性能的影响用于电学感知设计的Virtuoso版图套件:针对色彩感知设计提供创新的设计实时迁移布线及寄生电阻/电容(RC)检查工具,助力设计团队开发电路性能更佳的产品,并进一步缩短上市时间 “获得认证后,我们的工具将助力系统与半导体企业进一步缩短先进节点设计的上市时间,更快速的应用于手机、平板电脑、应用处理器及高端服务器。”Cadence公司资深副总裁兼数字与签核事业部总经理Anirudh Devgan博士表示,“经由与台积电的深入合作,我们与客户就10纳米设计高效沟通,同时推动7纳米设计工艺的发展,助力采用尖端工艺节点的客户实现最大获益。” 台积电设计基础架构市场部高级总监李硕表示:“启动7纳米设计流程时,我们与Cadence密切合作,完成对一系列工具的认证,为客户提供数字、定制和混合信号设计参考流程,助其减少迭代,提升可预测性。这也标志着,台积电的10纳米技术设计支持已经成熟,将正式推向市场并量产发行”。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈