Cadence扩展JasperGold平台用于高级形式化RTL签核
JasperGold形式验证平台新应用Superlint和Clock Domain Crossing助逻辑设计人员将IP开发时间缩短四周
2017年6月5日，中国上海——楷登电子（美国Cadence公司，NASDAQ：CDNS）今日正式发布JasperGold®形式验证平台扩展版，引入高级形式化验证技术的JasperGoldSuperlint和Clock Domain Crossing （CDC）应用，以满足JasperGold形式验证技术在RTL设计领域的签核要求。较现有验证解决方案，Superlint和CDC应用提高了IP设计质量，后期RTL变更最高减少80%， IP开发时间缩短4周。
当今设计变得更为庞大复杂，开发在多个系统级芯片（SoC）中重复使用的强健IP，来提高设计人员生产力的需求日益突出。之前在网表实现阶段的签核检查现在需要在RTL设计阶段完成，但传统的静态lint和CDC工具无法有效保证高质量的RTL代码。
采用全新JasperGold形式化RTL 签核技术，设计人员可以利用更加丰富的功能检查和形式化智能调试来减少违例噪音，这正是目前最为紧迫的RTL签核挑战之一。通过与强大的JasperGold Visualize ™ 调试环境充分集成，JasperGold Superlint和CDC应用利用成熟的形式化智能技术来提高RTL设计的调试效率。此外，两个应用都整合了Cadence已有的形式化能力来增强各种过滤机制。现在，设计人员可以在验证和实现阶段使用稳健、可复用、无CDC问题的RTL代码来实现签核，不仅缩短了整体上市时间，还显著提高了设计质量。
“日益紧张的项目进度和IP质量压力让高效RTL 签核成为开发的重要组成部分，” Cadence数字和签核事业部及系统和验证事业部高级副总裁兼总经理Anirudh Devgan博士说道。“基于公认的JasperGold平台，Cadence将其业界领先的形式验证技术引入RTL签核，帮助逻辑设计人员在更短的时间内开发出更加稳健和可复用的IP代码。”
Cadence全新的Superlint应用集成了传统RTL linting和形式验证功能，通过RTL自动生成最完整的功能检查集。同样，在Cadence® JasperGold形式模拟器或Xcelium™ 并行模拟器环境下，CDC应用为严格的CDC验证提供亚稳态插入流程，实现更完整的签核。
▌客户认可
“ARM一年前就已经采纳了JasperGold Superlint应用，成功改进RTL 签核，缩短产品上市时间。通过在设计期间提前数周发现错误，后期RTL变更大幅减少，并在功能验证阶段节省更多时间。”
—— ARM技术服务事业部副总裁兼总经理霍布森·布尔曼（Hobson Bullman）
“JasperGold CDC应用帮助我们在RTL签核早期即可发现CDC的功能性及结构性问题并完成纠错，提高了设计质量，每个IP的设计和验证可以节省2-4周。”
—— STMicroelectronics设计经理大卫·维森佐尼（David Vincenzoni）
针对RTL签核， 全新JasperGold Superlint和CDC应用创新地扩展了Cadence验证套件。新应用支持Cadence系统设计实现战略（SDE），协助系统和半导体公司更高效地创建完整、差异化的终端产品。验证套件包括领先的核心引擎、验证架构技术和解决方案，提高设计质量，增加吞吐率，满足各类应用程序和垂直市场的验证需求。
▌关于楷登电子Cadence
Cadence 公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence 公司创新的“系统设计实现”（SDE）战略，将帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。
