内容摘要:
2017年9月11日,中国上海 — 赛灵思、Arm、Cadence和台积公司今日宣布一项合作,将共同构建首款基于台积 7 纳米 FinFET 工艺的支持芯片间缓存一致性(CCIX)的加速器测试芯片,并计划在 2018 年交付。这一测试芯片旨在从硅芯片层面证明 CCIX 能够支持多核高性能 Arm CPU 和 FPGA 加速器实现一致性互联。
“通过与合作伙伴构建高性能计算的生态系统,我们将帮助客户在7纳米和其他高级节点上快速部署创新的新架构,从而服务于不断增长的数据中心应用。CCIX行业标准将有助于推动下一代互联,提供市场所需的高性能缓存一致性。
这款采用台积7纳米工艺的测试芯片将以Arm最新的DynamIQ CPU为基础,并采用CMN-600互联片上总线和其他基础IP。为了验证完整的子系统,Cadence提供了关键I/O和内存子系统,其中包括了CCIX IP解决方案(控制器和PHY)、PCI Express 4.0/3.0(PCIe 4/3)IP解决方案(控制器和PHY)、DDR4 PHY、外设IP(例如I2C、SPI和QSPI)、以及相关的IP驱动程序。 Cadence的验证和实施工具将被用于构建该测试芯片。测试芯片可通过CCIX片到片互联一致性协议(CCIX chip-to-chip coherent interconnect protocol)实现与赛灵思16纳米Virtex UltraScale+ FPGAs的连接。
来源:Cadence楷登