首页/文章/ 详情

Xilinx、Arm、Cadence和台积公司共同宣布全球首款采用7纳米工艺的 CCIX 测试芯片

8小时前浏览3

内容摘要:

2017年9月11日,中国上海  —  赛灵思、Arm、Cadence和台积公司今日宣布一项合作,将共同构建首款基于台积 7 纳米 FinFET 工艺的支持芯片间缓存一致性(CCIX)的加速器测试芯片,并计划在 2018 年交付。这一测试芯片旨在从硅芯片层面证明 CCIX 能够支持多核高性能 Arm CPU 和 FPGA 加速器实现一致性互联。


Babu Mandava,Cadence高级副总裁兼IP部门总经理

“通过与合作伙伴构建高性能计算的生态系统,我们将帮助客户在7纳米和其他高级节点上快速部署创新的新架构,从而服务于不断增长的数据中心应用。CCIX行业标准将有助于推动下一代互联,提供市场所需的高性能缓存一致性。


这款采用台积7纳米工艺的测试芯片将以Arm最新的DynamIQ CPU为基础,并采用CMN-600互联片上总线和其他基础IP。为了验证完整的子系统,Cadence提供了关键I/O和内存子系统,其中包括了CCIX IP解决方案(控制器和PHY)、PCI Express 4.0/3.0(PCIe 4/3)IP解决方案(控制器和PHY)、DDR4 PHY、外设IP(例如I2C、SPI和QSPI)、以及相关的IP驱动程序。 Cadence的验证和实施工具将被用于构建该测试芯片。测试芯片可通过CCIX片到片互联一致性协议(CCIX chip-to-chip coherent interconnect protocol)实现与赛灵思16纳米Virtex UltraScale+ FPGAs的连接。


来源:Cadence楷登

芯片Cadence控制
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-09-24
最近编辑:8小时前
Cadence楷登
签名征集中
获赞 0粉丝 86文章 116课程 0
点赞
收藏
作者推荐

Cadence发布大规模并行物理签核解决方案Pegasus验证系统

内容提要:☛ 可扩展至数百CPU,性能最高提升10倍;基于现行的代工厂认证工作规则,全芯片DRC签核可实现100% 精准验证☛ 可以近线性扩展至最多960个CPU,DRC签核周转时间由数天缩短至数小时☛ 灵活、弹性的云计算平台助客户应对激烈竞争,缩短产品上市时间2017年4月14日,中国上海 - 楷登电子(美国Cadence 公司,NASDAQ: CDNS)今日正式发布Pegasus™验证系统,该云计算(cloud-ready)大规模并行物理签核解决方案将助工程师缩短先进节点IC的上市时间。Pegasus™验证系统解决方案是全流程Cadence数字设计与签核套件的新成员,可扩展至数百CPU,设计规则检查(DRC)性能最高可提升10倍,周转时间较上一代Cadence® 解决方案由数日降至数小时。如需了解Pegasus验证系统的详细内容,请参访www.cadence.com/go/pegasus,或点击原文链接。早期客户已将Pegasus验证系统用于存储、高性能运算、云、服务器和移动应用等领域的大型设计。Pegasus解决方案具备多项优势:大规模并行架构:Pegasus解决方案采用大规模并行架构,拥有前所未有的速度和性能,轻松扩展至数百CPU,助力设计师加快流片速度。缩短全芯片物理验证时间:Pegasus解决方案具备千兆级处理能力,可以近线性扩展至最多960个CPU,助客户大幅缩短DRC签核时间。过渡成本低:Pegasus解决方案基于现行代工厂认证工作规则,客户无需耗费大量学习时间既可实现100% 精确验证。灵活的云计算平台:Pegasus解决方案提供原生云支持,搭建灵活、弹性的运算环境,助客户应对激烈竞争,缩短产品上市时间。高效利用CPU资源:无论何种设备配置和物理位置,Pegasus解决方案的异步处理数据流皆可助客户优化CPU占用,提供最大灵活性以运行丰富的硬件,并实现高速DRC签核。原生兼容Cadence数字与定制设计流程:Pegasus验证系统与Virtuoso®定制设计平台无缝整合,支持实时DRC签核检查;采用“正确构建”(correct-by-construction)工作流,设计师得以大幅提高布线效率。通过集成Innovus™设计实现系统,设计师可以在流程的不同阶段运行Pegasus验证系统并执行各项检查,主要包括:签核DRC和多重曝光分解;执行色彩平衡校验以提升良率;填充时序感知金属以减少时序收敛迭代;工程设计更改(ECO)期间的增量DRC和金属填充以缩短周转时间;以及全芯片DRC。德州仪器(Texas Instruments)是Cadence Pegasus验证系统的早期客户之一,已经成功将该全新解决方案扩展至540个CPU,大幅缩短全芯片DRC的运行时间。德州仪器此前的DRC解决方案扩展能力有限,难以应对日益紧张的流片进度。较德州仪器此前使用的解决方案,Pegasus验证系统支持原生云处理,可以预测周转时间,实现数量级运行加速,大幅提升设计团队的整体生产力。无独有偶,Microsemi Corporation高级工程服务部门的高级经理Scott Barrick也表示:“在最先进的技术节点领域,DRC签核的周转时间对流片进度影响极大。Pegasus验证系统的近线性扩展能力帮助我们在极短时间内将全芯片DRC扩展至上百个CPU,且运行速度较上一代Cadence解决方案最高提升10倍。作为下一代解决方案,Pegasus提供原生云支持并具备千兆级处理能力,灵活度大幅提高,可以在流片时的GPU占用高峰期增加数百个CPU,实现理想的运行时间,此前需要40小时以上才能完成的工作现在只需不到3小时。只要流片需要,我们可以轻松运行多次DRC签核迭代。” “先进节点DRC日益复杂,现行解决方案无法实现工程师期待的周转进度,” Cadence公司执行副总裁兼数字与签核事业部、系统与验证事业部总经理Anirudh Devgan博士表示。“Pegasus验证系统的创新架构和原生云计算提供灵活、弹性的运算环境,助客户在数小时内完成先进节点设计的全芯片签核DRC,并缩短上市时间。” 全新Pegasus验证系统是Cadence数字设计与签核套件的进一步拓展。该套件包括从综合到设计实现,再到签核的完整设计流程,旨在帮助客户在种类繁多的应用和垂直领域中快速实现功耗、性能和面积(PPA)目标。全新Pegasus验证系统支持Cadence系统设计实现(SDE)战略,助力系统与半导体公司高效生产具备高区分度的完整终端产品。 关于楷登电子 CadenceCadence公司致力于推动电子系统和半导体公司设计创新的终端产品,以改变人们的工作、生活和娱乐方式。客户采用Cadence的软件、硬件、IP 和服务,覆盖从半导体芯片到电路板设计乃至整个系统,帮助他们能更快速向市场交付产品。Cadence 公司创新的“系统设计实现” (SDE)战略,将帮助客户开发出更具差异化的产品,无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈