定制IC设计平台助力WillSemi提升模拟IC设计的稳健性和交付速度

面向快速发展的中端移动设备与高端消费电子应用，新技术为其芯片设计保驾护航 中国上海，2017年9月11日 – 楷登电子（美国Cadence公司，NASDAQ: CDNS）今日宣布Cadence® 数字、签核、及定制/模拟电路工具和设计流程已经通过TSMC 12nm FinFET工艺的v1.0 认证，并已经完成12FFC工艺部署的生产准备。Cadence IP也已做好全新12FFC工艺的设计准备。通过获得TSMC 12FFC工艺完整认证的Cadence设计工具和流程，系统和半导体公司得以积极瞄准快速发展的中端移动和高端消费电子应用市场，满足产品所需的高性能、优化功耗和面积（PPA）目标。面向TSMC 12FFC工艺技术的Cadence工具 面向12FFC工艺技术，Cadence 对其数字与签核工具进行了多项优化，版图规划、布局布线及提取功能获得增强；同时支持 pin访问、规则一致性、电迁移（EM）固定、via对齐/插入、边界单元处理。2017年3月至今的增强包括：库单元布局，实现更优的时序收敛；以及对布线晕环的全面支持。面向定制/模拟电路工具，Cadence Virtuoso® 先进工艺节点平台为TSMC12FFC工艺提供丰富的底层支持与功能，帮助设计人员获得远高于传统人工流程的生产力。主要特性和功能包括：为设备布局提供栅格捕捉、模块生成器（ModGen）阵列生成、用于布线的高级路径跟踪、领先的线路编辑器、自动布线、实时设计规则检查（DRCs）。 获得12FFC v1.0认证的 Cadence数字与签核，及定制/模拟电路仿真工具包括：Innovus™设计实现系统、Quantus™ QRC提取解决方案、Tempus™时序签核解决方案、Voltus™IC电源完整性解决方案、Voltus-Fi 定制电路电源完整性解决方案、物理验证系统（PVS）、版图依赖效应（LDE）电气分析工具、Spectre加速并行仿真器（APS）、Spectre eXtensive 分区仿真器（XPS）、Spectre射频选项和Spectre电路仿真器；以及Virtuoso电路原理图编辑器、Virtuoso版图套件、Virtuoso仿真设计环境和Virtuoso集成物理验证系统。 此外，Cadence Virtuoso Liberate™ 参数特征化解决方案和 Virtuoso Variety™ 统计参数描述解决方案也已通过TSMC认证，为12FFC工艺提供包括高级时序、噪声和功耗模型在内的Liberty内容库。 面向TSMC12FFC工艺技术的Cadence IP 除了面向12FFC工艺技术量身优化的Cadence工具，完整的Cadence接口IP也正在开发。Cadence最近成功流片其行业领先的旗舰4266高速LPDDR4/4X PHY，与包括MIPI® DPHY、PCI Express®3.0 (PCIe®3) PHY、USB3.1/USB2 PHY和DPv1.4 PHY IP在内的Cadence移动IP解决方案互为补充。该完整解决方案将主要面向应用处理器和高端消费电子及物联网应用。 “尽管每一个新SoC项目都独一无二，但所有客户都需要在多种性能灵活性和成本间找到平衡，”Cadence公司执行副总裁兼数字与签核事业部、系统与验证事业部总经理AnirudhDevgan博士表示，“TSMC 12FFC工艺为所有的FinFET工艺带来了优势，与现有的工艺相比，可提供更高的性能和更好的差异化。Cadence获得TSMC 12FFC 工艺v1.0认证，标志着我们已经做好准备，使用熟悉的工具和流程为共有客户开始生产设计。” “客户已经对12FFC工艺表现了浓厚兴趣，”TSMC设计架构市场部资深总监Suk Lee表示。“通过和Cadence的深度合作，我们能够有效的推动设计方案创新，帮助客户更快速的采用12FFC并实现有竞争力的优势。”关于楷登电子CadenceCadence 公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence 公司创新的“系统设计实现” （SDE）战略，将帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。来源：Cadence楷登