Cadence Sigrity PowerDC技术支持新型开放式中性文件格式以实现热互通_半导体_通用_航空_汽车

Cadence Sigrity PowerDC技术支持新型开放式中性文件格式以实现热互通

采用该格式可扩展Sigrity PowerDC热元件模型库

中国上海，2018年4月3日 - 楷登电子(美国Cadence公司，NASDAQ: CDNS)今日宣布Cadence® Sigrity™ PowerDC™ 技术可支持Future Facilities公司的新型开放式中性文件格式，该格式解决了在不同热仿真工具包之间共享设计模型的难题。PowerDC统一的开放式文件格式，可简化供热链，促进互通性和数据交换，并使客户能够改进其热、电设计，同时也加快了项目日程。通过轻松获取热模型，使用PowerDC技术的设计团队可将设计周期缩短甚至两周。

热、电元件供应商目前正在为其客户开发提供支持不同工具的专有模型文件，这是一个耗时且易出错的过程。Future Facilities公司的开放模型格式使这些供应商能够开发出一个通用模型文件，可与所有供应商的支持中性文件格式的仿真工具配合使用。PowerDC技术可以读取该元件模型文件并直接使用它，从而为客户节省出宝贵的时间和资源，否则需要花费大量精力从供应商处获取或重新创建元件模型。

采用中性文件格式可实现传统热/机械工程工具与PowerDC技术之间的互通性和数据交换，从而提高机械和电气工程设计团队的整体生产力。这使他们能够探索变量并运行更多迭代，从而实现更好的设计以满足产品成本要求。

“多年来，我们看到了客户们希望实现各种工具之间无缝数据传输的巨大需求。中性文件格式使我们迈出了热工业界民主化的重要的第一步，使其与MCAD和ECAD市场（常用中性文件格式）处于同等水平。”Future Facilities公司的市场经理Akhil Docca表示，“借助Cadence的支持，我们期待为热工程和仿真领域提供一个统一的通用格式。”

“电热协同仿真正迅速成为我们客户的需求。”Cadence研发部高级主管An-Yu Kuo表示，“这些协同仿真的关键促成因素是将各种热模型格式统一为所有EDA工具都可以使用的通用中性文件格式。为了帮助我们的客户专注于设计所需的关键电热协同仿真，我们通过在Sigrity PowerDC技术中支持Future Facilities公司的中性文件格式，为客户提供了易于获取热模型的方法。”

关于楷登电子 Cadence

Cadence 公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence 公司创新的“系统设计实现” （SDE）战略，将帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。

来源：Cadence楷登

支持全新TSMC WoW高阶封装技术并扩展对TSMC InFO和CoWoS封装解决方案的支持

内容提要完整的Cadence数字，签核及定制/模拟 IC 设计工具，以及面向TSMC WoW技术优化的高级IC封装设计和分析工具Cadence为InFO和CoWoS技术提供增强支持，帮助面向不同设计和尺寸需求的客户快速交付产品中国上海，2018年5月2日 – 楷登电子（美国Cadence公司，NASDAQ: CDNS）今日宣布，完整的Cadence® 数字，签核及定制/模拟 IC设计工具，与高级 IC 封装技术现已支持 TSMC 全新晶片立体堆叠（WoW）3D堆栈技术。同时，Cadence为TSMC的三位系统单晶片（CoWoS）与集成扇出（InFO）后端技术提供扩展工具与方法支持。全新Cadence WoW设计流程及增强版CoWoS和InFO设计与分析方法为设计团队提供了集成并封装一个或多个晶片的新方式。WoW 高级封装技术支持在CoWoS技术基础上，WoW 支持3D立体堆栈，适用于面积更大晶片尺寸，以及更密集的I/O接脚数。Cadence的工作流程、工具及设计方法可以帮助TSMC客户管理顶层互联，验证芯片集成解决方案与整体设计流程的一致性。 Cadence优化了现有工具链的相关产品，为实现WoW芯片集成技术提供完整的集成工作流程： Innovus™设计实现系统：支持单数据库的顶层晶片，包括支持前/后侧布线及后侧矽穿孔技术（BTSV），实现多晶片互联。Quantus™提取解决方案：支持后侧布线层，BTSV子电路替换，以及基于晶片收缩系数的晶片到晶片互联耦合电容的提取，助力实现晶片间的电器分析。Voltus™ IC 电源完整性解决方案：提供晶片级的电源图生成，助力实现多晶片并行电源分析。Tempus™ 时序签核解决方案：提供多晶片静态时序分析（STA）支持，助力实现多晶片间的时序路径检查。物理验证系统（PVS）：提供面向 BTSV晶片的设计规则检查（DRC）及版图对原理图（LVS）检查，互联差异比对以及连接性检查，确保两晶片间的正确互联。Virtuoso® 平台：特性包括通过Virtuoso增量式技术数据库在现有PDK基础上在顶层进行凸点的布局和对齐，以构建多晶片互连。OrbitIO™ 互联设计器：提供基板内互联检查，设备校平，自动端口互联和管理顶层互联的可设置模块定义，助力实现统一的晶片互联与比对。Sigrity™ PowerSI® 3D-EM 提取选项：提供晶片组合，插入器和封装的电模型，验证电源和表面分布可以满足多晶片及封装的需求。Sigrity PowerDC™ 技术：支持插入器并具备晶片分析功能的热分析解决方案，允许与 Voltus IC 电源完整性解决方案进行同步仿真，在多晶片电源分析的同时实现温度分析。Sigrity XcitePI™ 提取：提供精准的芯片层和插入器层互联模型提取，在时域和频域实现高速信号传播验证。Sigrity SystemSI™ 技术：基于模型的互联拓扑自动构建，驱动同步开关噪声（SSN/SSO）分析，实现简明的眼图验证InFO及CoWoS增强Cadence同时为TSMC现有的InFO及CoWoS技术进行了增强。Sigrity XcitePI提取现为插入器和TSV子电路提供RC SPICE模型支持。此外，Cadence SiP版图也开始提供高密度晶圆级冗余金属（DM）生成。SiP-PVS DRC集成现包括DM界面，并支持LVS，帮助设计师提高效率。 “Cadence对TSMC解决方案的支持已有很长时间的历史，我们为TSMC WoW 技术提供的最新支持可以帮助设计工程师在更大、更复杂的设计平台部署 3D 技术，并进一步缩短上市时间，”Cadence公司高级副总裁兼定制IC/PCB事业部总经理Tom Beckley表示。“我们对InFO和CoWoS技术的持续支持进一步展示了我们与TSMC的紧密合作，我们将一如既往的确保客户获取所有最新技术，实现设计目标。” “全新WoW参考工作流程是我们现有InFO和CoWoS芯片集成解决方案的必要补充，为客户采用2.5D和3D技术将大尺寸晶片与更密集的I/O接脚集成提供更高的灵活度，”TSMC设计基础设施市场部高级主管Suk Lee表示。“Cadence对我们封装技术的有力支持至关重要，帮助我们的共同客户将解决方案的优势发挥到极致。”关于楷登电子 CadenceCadence公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence公司创新的“系统设计实现” （SDE）战略，将帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。来源：Cadence楷登