首页/文章/ 详情

Arm A76来了怎么设计?

2小时前浏览0

Cadence全流程数字及签核工具与验证套件

助7nm Arm Cortex-A76 CPU实现最优设计结果

   

内容提要:

  • Cadence推出面向基于Arm设计的高端移动应用的7nm RAK

  • 该RAK可提供最优化的 RTL-to-GDS流程,帮助工程师改善PPA,并缩短产品上市时间

  • Cadence验证套件可大幅提升基于Arm设计的验证效率


中国上海,2018年6月4日 – 楷登电子(美国Cadence公司,NASDAQ: CDNS)今日宣布,全流程数字及签核工具与Cadence验证套件将为全新发布的 Arm® Cortex®-A76处理器提供支持,应用于笔记本电脑及智能手机领域。为了进一步加速Arm新一代处理器的快速采用,Cadence交付了全新7nm快速应用工具包(RAK),帮助客户达成更优化的功耗、性能、和面积(PPA)目标,并缩短产品上市时间。此外,Cadence与Arm紧密合作,确保Cadence验证套件帮助Cortex-A76客户提高整体验证效率

 

如需了解更多关于 Cadence全流程数字与签核解决方案,及其对Cortex-A76支持的更多内容,请参阅www.cadence.com/go/dsarma76rak。 

Cadence将在2018年在亚太区举办多项活动,帮助客户了解使用Cadence工具实现Cortex-A76处理器设计的更多内容。会议地点如下:

  • 印度班加罗尔

  • 中国北京

  • 中国上海

  • 中国台湾,新竹

  • 日本新横滨

     

7nm RAK包括完整的设计流程文件,助客户在使用Cortex-A76处理器创建设计流程时,采用全新的工具特性优化现有Cadence数字设计实现工作流程,达成PPA目标。完整的Cadence RTL到GDS工作流程包括如下数字及签核工具:


  • Innovus™ 设计实现系统:基于统计的片上偏差(SOCV)的传递和优化结果 可以改善7nm设计的时序收敛

  • Genus™ 合成解决方案:综合解决方案:寄存器传输级(RTL)综合可以满足当前所有最新的7nm先进工艺节点的设计要求,并借助Innovus系统实现整体设计收敛

  • Conformal® 逻辑等价性检查(LEC):保证设计实现流程中逻辑改变和工程改变指令(ECO)的精确性

  • Conformal 低功耗工具:实现并验证设计过程中的功耗约束文件,并将低功耗等价性检查与结构性、功能性检查相结合,实现低功耗设计的全芯片验证

  • Tempus™ 时序签核解决方案:实现基于路径、签核准确、7nm 物理感知的设计优化,缩短流片时间

  • Voltus™ IC 电源完整性解决方案:在设计实现和签核过程中使用静态和动态分析,确保最佳的功耗分布

  • Quantus™ QRC提取解决方案:满足所有7nm先进节点设计要求,确保芯片成品准确符合设计方案


     

“Cortex-A76处理器实现了35% 性能提升,为笔记本电脑,智能手机和先进计算设备领域的进一步创新营造了新机会,”Arm副总裁兼客户端业务总经理Nandan Nayampally表示。“我们与Cadence保持长期紧密合作,为客户提供优化的开发环境,助客户交付智能化解决方案,打造差异化产品。”

   
     

Cadence验证套件与Cortex-A76处理器拥有良好的互操作性,包括如下工具:


  • JasperGold® 形式验证平台:实现IP和子系统验证,包括Arm AMBA® 协议的形式化验证

  • Xcelium™ 并行逻辑仿真器:提供经过产品验证的多核仿真器,加速基于Arm的设计的SoC开发和验证

  • Palladium® Z1 企业级仿真平台:包括基Arm快速模型(Fast Model)集成的Hybrid技术,操作系统启动最快提升50倍,基于应用软件的软件运行速度最快提升10倍,并利用动态功耗分析技术实现功耗快速预估

  • 验证IP 产品:实现包括Arm AMBA互联在内的IP和SoC验证,支持Xcelium仿真器、JasperGold平台和Palladium Z1平台


     

“我们与Arm紧密合作,确保我们的数字实现与签核解决方案和Cadence验证套件更好的支持Cortex-A76处理器,使客户能够高效的开发创新的7nm设计,并达到最优化的功耗、性能、和面积目标,”Cadence公司全球副总裁兼数字与签核事业部总经理 Chin-Chi Teng博士表示。“与Arm长期合作,Cadence和Arm的技术能一起帮助客户更有信心的成功完成项目,并缩短产品上市时间。”

   
     


关于楷登电子 Cadence


Cadence 公司致力于推动电子系统和半导体公司设计创新的终端产品,以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务,覆盖从半导体芯片到电路板设计乃至整个系统,帮助他们能更快速向市场交付产品。Cadence 公司创新的“系统设计实现” (SDE)战略,将帮助客户开发出更具差异化的产品,无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。



来源:Cadence楷登
电源半导体航空汽车电子电源完整性消费电子芯片云计算UMCadenceFAST
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-09-27
最近编辑:2小时前
Cadence楷登
签名征集中
获赞 0粉丝 86文章 233课程 0
点赞
收藏
作者推荐

Cadence获TSMC 5nm与7nm+ FinFET工艺认证,促进移动与HPC设计创新

Cadence 数字签核与定制/模拟工具获得TS MC 5nm 与 7nm+ 工艺技术的最新 DRM 及 SPICE 认证5nm 设计项目中采用 Cadence 工具的早期客户范围已经覆盖从初始设计启动到批次生产的全周期;7nm+ 项目客户也已投入正式生产中国上海,2018年10月8日– 楷登电子(美国Cadence公司,NASDAQ:CDNS)今日宣布,将继续与TS MC合作, 认证TS MC 5nm 和 7nm+ FinFET 制程技术设计解决方案在移动及高性能计算(HPC)设计领域的应用。作为合作内容之一,Cadence®数字,签核与定制/模拟工具获得TS MC 5nm和7nm+工艺最新DRM(设计规则手册)和SPICE认证,相关制程设计套件(PDK)现已开放下载。7nm+项目的客户已将Cadence设计实现、签核与定制/模拟工具用于生产;5nm项目的早期客户也正在推进多个设计项目。如需了解Cadence全流程数字与签核先进工艺节点解决方案的详细内容,请访问www.cadence.com/go/ts mc5and7nmdandsoip。如需了解Cadence定制/模拟高阶节点解决方案的详细内容,请访问www.cadence.com/go/ts mc5and7nmcandaoip。5nm与7nm+ 数字签核工具认证 Cadence拥有完整集成的数字设计实现与签核工具流程,并已经获得TS MC最新5nm和7nm+制程认证。获得7nm+工艺认证的Cadence全流程工具包括Innovus™ 设计实现系统、Quantus™ 寄生提取解决方案、Tempus™ 时序签核解决方案、Voltus™ IC电源完整性解决方案、Voltus-Fi定制电源完整性解决方案和物理验证系统(PVS)。获得5nm工艺认证的Cadence工具包括Innovus设计实现系统、Quantus提取解决方案、Tempus时序签核解决方案、VoltusIC电源完整性解决方案和Voltus-Fi定制电源完整性解决方案。 专为TS MC 5nm与7nm+工艺优化的Cadence数字与签核工具可以为关键层和相关设计规则提供EUV支持,帮助客户在先进工艺节点达成功耗、性能和面积(PPA)目标。针对5nm与7nm+工艺的最新优化内容包括:使用Genus™ 综合解决方案实现通孔支柱感知综合和正馈引导,以及用于单元库元件电迁移(EM)控制和EM预算统计支持的插脚访问控制布线方法。 5nm与7nm+定制/模拟工具认证 面向最新版TS MC 5nm与7nm+工艺的Cadence认证定制/模拟工具包括Spectre® 加速并行仿真器(APS)、Spectre 扩展分块仿真器(XPS)、Spectre RF Option与Spectre电路仿真器、以及Virtuoso® 定制IC设计平台,后者由Virtuoso电路图编辑器、Virtuoso版图套件、Virtuoso ADE产品套件和Virtuoso集成物理验证系统组成。针对7nm+工艺的认证工具还包括LDE电气分析工具。双方正在密切开展5nm工艺的合作。 面向TS MC先进节点工艺,Cadence不断增强Virtuoso先进节点平台的设计方法与性能,帮助Virtuoso和Spectre工具的客户获得比传统非结构化设计方法更强大的物理设计生产力。 Virtuoso先进节点平台支持5nm和7nm+设计所需的各项功能,包括混合信号功能性验证、可靠性分析和加速定制布局与布线方法,帮助客户在提升生产力的同时满足功耗、多重曝光、密度和EM要求。此外,Cadence为5nm工艺增加了专属功能,包括端到端约束支持、dummy插入和高级MIMCAP支持。 5nm和7nm+库特性分析工具流程 除了通过TS MC 5nm和7nm+工艺技术认证的工具,Liberate™ 库建模系列工具和Liberate Variety™ 统计库建模解决方案也获得TS MC认证,提供包括先进时序、噪声与功耗模型在内的精准Liberty库。上述创新解决方案创建Liberty变化格式(LVF)模型,使得在低压应用下能对工艺变化进行准确的签核,还能创建用于信号EM优化和签核的EM模型。“我们的5nm工艺已经相当成熟,一些早期客户已经开始设计相关项目;我们的7nm+ 技术也已被成熟客户广泛用于生产,”TS MC设计基础架构市场部高级总监Suk Lee表示。“与Cadence开展密切合作,我们向客户提供最新技术和Cadence的认证工具与流程,助其实现创新。”“我们将与TS MC继续开展密切合作,向共同客户提供面向先进节点设计的最新技术,推动5nm和7nm+ FinFET技术的发展,” Cadence公司资深副总裁兼数字签核事业部总经理Chin-Chi Teng表示。“我们不断优化数字签核与定制/模拟工具的研发流程,提高性能,帮助各领域客户在紧凑的时间内打造创新、可靠的终端产品。”关于楷登电子 CadenceCadence 公司致力于推动电子系统和半导体公司设计创新的终端产品,以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务,覆盖从半导体芯片到电路板设计乃至整个系统,帮助他们能更快速向市场交付产品。Cadence 公司创新的“系统设计实现” (SDE)战略,将帮助客户开发出更具差异化的产品,无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈