首页/文章/ 详情

Cadence Sigrity 2018最新版集成3D设计与分析,大幅缩短PCB设计周期

1天前浏览25


全新3D Workbench解决方案桥接PCB设计与分析,实现PCB设计成本与性能的大幅优化

 

   


中国上海,2018年7月20日——楷登电子(美国Cadence公司,NASDAQ: CDNS)今日宣布发布Cadence® Sigrity™ 2018版本,该版本包含最新的3D解决方案,帮助PCB设计团队缩短设计周期的同时实现设计成本和性能的最优化。 独有的3D设计及分析环境,完美集成了Sigrity工具与Cadence Allegro®技术,较之于当前市场上依赖于第三方建模工具的产品,Sigrity™ 2018版本可提供效率更高、出错率更低的解决方案,大幅度缩短设计周期的同时、降低设计失误风险。 此外,全新的3D Workbench解决方案弥补了机械和电气领域之间的隔阂,产品开发团队自此能够实现跨多板信号的快速精准分析。更多相关信息,请访问www.cadence.com/go/sigrity2018或点击文末阅读原文链接。

 

由于大量高速信号会穿越PCB边界,因此有效的信号完整性分析必须包括信号源、目标芯片、中间互连、以及包含连接器、电缆、插座等其它机械结构在内的返回路径分析。传统的分析技术为每个互连器件应用单独的模型后,再将这些模型在电路仿真工具中级联在一起,然而,由于3D分开建模的特性,从PCB到连接器的转换过程极易出错。此外,由于3D分开建模很可能产生信号完整性问题,在高速设计中,设计人员也希望从连接器到PCB、或是插座到PCB的转换过程可以得到优化。

 

 


Sigrity 2018最新版可帮助设计人员全面了解其系统,并将设计及分析扩展应用到影响高速互连优化的方方面面:不仅包括封装和电路板,还包括连接器和电缆领域。集成的3D设计及分析环境使PCB设计团队能够在Sigrity工具中实现PCB和IC封装高速互连的优化,然后在Allegro PCB、Allegro Package Designer或Allegro SiP Layout中自动执行已优化的PCB和IC封装互连,无需进行重新绘制。而直至今日,优化结果导回设计软件的流程始终是一项容易出错、需要仔细验证的手动工作。通过自动化该流程,Sigrity 2018最新版能够降低设计出错风险,免去设计人员花费数小时重新绘制和重新编辑工作的时间,更能避免在原型送到实验室之后才发现错误而浪费掉数天的时间。这不仅大大减少了原型迭代次数,更通过避免设计返工和设计延期而为设计项目节省大量的资金。


 


Sigrity 2018最新版中的全新3D Workbench解决方案桥接了机械器件和PCB、IC封装的电子设计,从而将连接器、电缆、插座和PCB跳线作为同一模型,而无需再对板上的任何布线进行重复计算。 对互联模型实施分段处理,在信号更具2D特性且可预测的位置进行切断。通过仅在必要时执行3D提取、对其余结构则进行快速精准的2D混合求解器提取、再将所有互联模型重新拼接起来的方式,设计人员可实现跨多板信号的高效精确的端到端通道分析。

 

 


此外,Sigrity 2018最新版为场求解器(如Sigrity PowerSI®技术)提供了Rigid-Flex技术支持,可对经过刚性PCB材料到柔性材料的高速信号进行稳健的信号分析。设计Rigid-Flex产品的团队现在可以运用以往仅限于刚性PCB设计的技术,在PCB制造和材料工艺不断发展的同时,开创分析实践的可持续性。

 

“在Lite-On,我们的存储器业务组(SBG)专注于固态磁盘企业数据中心的产品设计。 在极其密集的设计中考虑信号和电源的完整性问题变得越发重要,”Lite-On SBG研发主管Andy Hsu表示:“为了增强2D layout和3D连接器结构的集成,Lite-On SBG采用了包括Sigrity PowerSI 3D-EM和Sigrity 3D Workbench在内的Cadence 3D解决方案,该方案可支持无缝使用Cadence Allegro layout和Sigrity提取工具,从而显著缩短了我们的设计周期。 我们的工程师因此可以实现更加精准高效的仿真,并设计出以客户需求为导向的产品。”

 

“Sigrity 2018最新版通过紧密集成Cadence多个产品团队的技术,向前迈进了一大步,” Cadence公司资深副总裁兼定制IC和 PCB事业部总经理Tom Beckley表示:“通过整合Allegro和Sigrity团队的3D技术,我们不断完善客户的系统设计体验,帮助客户采取更全面的方法实现产品优化,不仅包括芯片、封装和电路板的优化,更包括机械结构的优化。”

 

关于楷登电子Cadence

Cadence 公司致力于推动电子系统和半导体公司设计创新的终端产品,以改变⼈们的工作、生活和娱乐方式。客户采用Cadence的软件、硬件和半导体IP,帮助他们能更快速向市场交付产品。Cadence公司创新的“系统设计实现” (SDE)战略,将帮助客户开发出更具差异化的产品——小到芯片大至系统——涵盖移动设备、消费电子、云数据中心、汽车、航空、物联网、工业应用以及其他细分市场。Cadence公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。

来源:Cadence楷登
WorkbenchSystem电源电路信号完整性半导体航空汽车电子消费电子芯片GID材料CadenceSigrity电气
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-09-25
最近编辑:1天前
Cadence楷登
签名征集中
获赞 0粉丝 86文章 158课程 0
点赞
收藏
作者推荐

CDNLive精彩报道 | 专访Allegro研发副总裁Saugat Sen

近期,一年一度的CDNLive全球用户大会CDNLive China在上海召开。PCB分会场有何精彩内容?行业有何最新动态?Cadence PCB/封装领域有何开发战略?小编专门采访了Cadence Allegro研发副总裁Saugat Sen,为大家带来独家报道。展讯获得杰出论文奖,Mr.Saugat为颁奖嘉宾PCB分会场,Mr. Saugat发表了题为“运用Allegro技术实现系统级设计”的主题演讲,现场人气爆棚会后,小编有幸对Saugat先生进行了独家专访。您关注的问题都在这里啦~1针对未来的硬件设计,Allegro的开发战略是怎样的?Allegro一直在发展,以解决更复杂的系统级设计问题,与Cadence 公司创新的“系统设计实现”(SDE)战略相一致。 我们认识到,客户现今面临的设计挑战是跨学科的。 我们需要将执行和分析协同进行,需要在设计早期发现制造问题,还需要在机电领域之间实现协作。 我们的战略是与全球领先的客户合作,创新运用我们所有的技术资产,以解决跨芯片、封装、电路板和多板系统的设计挑战。Allegro has been evolving to address the larger issues of System Level Design, aligned with Cadence’s strategy of System Design Enablement. We recognize that the customers’ design challenges today are inter-disciplinary. There is a need to blend implementation and an alysis, there is a need to identify manufacturing issues early in design, there is also the need to enable collaboration across mechanical and electrical domains. Our strategy is to collaborate with leading customers across the world, to innovate and leverage all our technology assets to enable solving design challenges that span Chip, Package, Board and the System of multiple boards.2如何缩短产品上市时间?我们推进Allegro的动力之一就是为了显著提高客户的生产力。 我们的协同团队设计解决方案——Allegro Symphony只是工具之一。 我们正在推进ECAD / MCAD协同设计,并且将分析和设计密切配合。 我们致力于优化Allegro,以帮助客户大大缩短PCB设计周期。One of the key vectors that we are driving Allegro on is to significantly improve customer productivity. Our concurrent team design solution - Allegro Symphony is just one example of enabling this. We are making progress in ECAD/MCAD co-design, and blending ana lysis and design closely. It is our endeavor to evolve Allegro to make transformational improvements in our customers’ ability to shorten the PCB design cycle time.3未来如何保障制造业的成功?我们有多种解决方案来满足制造业设计成功的需要,包括最新的Cadence Allegro DesignTrue DFM技术。该技术为业界首款实时、在线的可制造性设计(DFM)解决方案,集成了电气、物理和空间的设计规则检查(DRC)。 基于丰富的客户经验,我们相信,需要尽早在设计阶段确定问题,以减少端到端的PCB周期。We have multiple solutions to address the needs of design for manufacturing success, including new Cadence Allegro DesignTrue DFM Technology, the industry’s first solution to perform real-time, in-design design-for-manufacturing (DFM) checks integrated with electrical, physical and spacing design rule checks (DRCs). Our experience with customers leads us to believe that we need to identify the issues as early as possible in the design process so as to reduce the end to end PCB cycle time. 4您如何看待中国PCB/封装市场?中国在多个领域已明显表现出在科技方面的思想领导地位。 虽然中国的企业多年来一直在PCB领域处于领先地位,但我们也期望在IC封装领域也有类似的趋势。 我们很幸运能够与中国客户进行合作。 我们期待与他们共同发展技术,以满足他们的需求,服务全球客户。China is clearly establishing its thought leadership in technology across multiple domains. While companies in China has been doing leading edge work in PCB for many years, we expect a similar trend in IC Packaging as well. We are fortunate to be in a position to collaborate with our customers in China. We look forward to partner with them in evolving our technology to serve their needs and our customers worldwide.来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈