首页/文章/ 详情

ConnX B20 DSP助力提升汽车雷达/激光雷达性能高达10倍,5G通信性能提高30倍

2小时前浏览2

更深的流水线和显著的指令集增强可以在低功耗的前提下提供更高的性能

   

中国上海,2019年2月28日— 楷登电子(美国Cadence公司,NASDAQ:CDNS)今天宣布推出Cadence® Tensilica® ConnX B20 DSP IP,是ConnX家族性能最强的DSP产品。基于更深的流水线架构,ConnX B20 DSP为汽车和5G通信市场提供了更快、更节能的解决方案,包括新一代雷达、激光雷达、汽车对外界的信息交换(V2X)、用户设备(UE)/基础设施和物联网应用。随着大幅增强的指令集架构(ISA)和时钟速度的提高,与广泛使用的Tensilica ConnX BBE32EP DSP相比,ConnX B20 DSP可将处理部分通信处理链的速度提高达30倍,大部分雷达/激光雷达处理链速度提高达10倍。为了进一步扩展ConnX系列,Cadence推出了ConnX B10 DSP,它提供了ConnX B20 DSP一半的矢量宽度,用于需要较少并行性的应用。


随着越来越多天线用于自主驾驶应用的高分辨率成像雷达,和5G移动设备和基础设施的出现,对处理能力的要求也大大提高。此外,消费/工业雷达、汽车V2X和5G物联网应用都需要低能耗处理解决方案。随着ConnX B20和B10 DSP的加入,ConnX家族在满足更高性能和低能耗的需求方面表现出色。


ConnX B20 DSP与ConnX DSP系列其他产品(ConnX BBE16/32/64EP)的软件完全兼容,B20具有512位矢量宽度,最大128个MAC,每个周期可加载1024位数据,在16nm工艺下主频可达到1.4GHz或更高频率。这扩展了ConnX家族以服务于更广泛的性能需求。客户有多种算法加速选项来减少循环计数,包括支持本地复杂的更高精度32位定点操作(包括优化的MAC、FFT和FIR运算),或单精度/半精度矢量浮点(VFPU)运算(半精度为单精度的2倍吞吐量)。这种灵活性允许客户仅在需要时选择更高的精度。此外,扩展的VFPU选项支持复杂浮点运算,并在雷达处理链前端通常使用的相同矢量宽度下将实际浮点运算加倍。一些低比特率通信应用程序需要基于软件的无线电解决方案,通信选项可以加速前向纠错(FEC)。

 

与目前流行的ConnX BBE32EP DSP相比,ConnX B20 DSP可选本机32位支持选项和更高的时钟频率,可提高大部分雷达/激光雷达处理链10倍的性能。通过时钟速率的提升和FEC加速选项,与ConnX BBE32EP DSP相比,ConnX B20 DSP可将部分通信处理链的速度提升30倍。ConnX B20和B10 DSP在保留现有架构和开发环境的同时,为客户提供了更高的性能和效率。客户可以快速优化应用的功耗、性能和面积(PPA)需求,在兼容ConnX DSP系列同时具有轻松的可扩展性和广泛的可配置性。此外,他们还可以使用高级编译器、调试和模拟工具以及优化的数学库和源代码应用程序示例来执行快速的软件开发。

“自动驾驶需要高分辨率传感来识别在远处不同的物体。增加更多的天线可以提高雷达分辨率,这就需要相应地提高DSP的性能,” Linley Group资深分析师Mike Demler表示,“激光雷达系统需要具有足够高的分辨率,但对于今天广泛的部署来说太贵了。然而,随着算法和设计的成熟,新的固态实现正在改变这一现状,同时这也需要DSP具备一定的可编程性。随着信号功率需求的降低,5G基础设施和设备的推出将推动边缘设备的更高带宽、更低延迟和更低能耗,而且这些新设计要求在多个使用案例中具有更高的性能和可扩展性。Tensilica ConnX DSP已用于多种汽车传感器和通信应用,新的ConnX B20和B10 DSP提供了新一代设备所需的性能和能效水平。”


“ArrayComm使用Cadence Tensilica ConnX BBE32EP DSP为4G LTE、CAT-M和NB IOT基站开发了物理层软件,”ArrayComm公司总裁Xin Huang表示,“我们发现ConnX DSP功能强大,效率高,特别是在矢量处理方面。我们期待着与Tensilica团队合作,将ArrayComm的5G PHY移植到最新的ConnX DSP上。”


“新一代成像雷达和5G通信推动数据吞吐量呈指数级增长,” Cadence公司Tensilica IP事业部产品管理和营销高级总监Lazaar Louis说。“为了满足客户对高性能雷达和通信解决方案日益增长的需求,我们继续投入研发成功的ConnX DSP系列。我们的新ConnX B20和B10 DSP扩展了我们的可扩展、兼容的DSP范围,以更高的时钟速度和更优化的指令优化了复杂的数字处理,为客户提供升级现有雷达和应用设计的便利途径,以适应各种市场的雷达和通信应用中的现有设计。”

关于Cadence

Cadence 公司致力于推动电子系统和半导体公司设计创新的终端产品,以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务,覆盖从半导体芯片到电路板设计乃至整个系统,帮助他们能更快速向市场交付产品。Cadence 公司创新的“系统设计实现” (SDE)战略,可以从芯片-板级-系统级之上,帮助客户开发出更具差异化的产品,无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。


© 2019 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。



来源:Cadence楷登
System电路半导体航空汽车电子消费电子芯片云计算Cadence
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-09-27
最近编辑:2小时前
Cadence楷登
签名征集中
获赞 0粉丝 86文章 233课程 0
点赞
收藏
作者推荐

Cadence与联电合作开发28纳米HPC+工艺模拟/混合信号流程工具认证

此认证供客户利用整合及全面的AMS解决方案,加速于联电先进工艺28纳米的设计 联华电子宣布Cadence模拟/混合信号(AMS)芯片设计流程已获得联华电子28纳米HPC+工艺的认证。透过此认证,Cadence和联电的共同客户可以于28纳米HPC+工艺上利用全新的AMS解决方案,设计汽车、工业物联网(IoT)和人工智能(AI)芯片。此完整的AMS流程是基于联电的晶圆设计套件(FDK)所设计的,其中包括具有高度自动化的电路设计、布局、签核和验证流程的一个实际参考电路,让客户可在28纳米的HPC+工艺上实现更无缝的芯片设计。 Cadence AMS流程结合了经验证的定制化模拟/数字和验证平台,并支持更广泛的Cadence智能系统设计(Intelligent System Design)策略,加速SoC设计的卓越性。AMS流程具有整合标准单元数字化的功能,非常适合数字辅助模拟的设计,是客户使用28纳米HPC+工艺,开发汽车、工业物联网和AI应用的理想解决方案。经过认证的完整AMS流程包括Virtuoso模拟设计环境(ADE),Virtuoso图形编辑器,Virtuoso布局套件,Virtuoso空间基础绕线器,Spectre®并行加速仿真器(APS),带有整合Xcelium®并行逻辑仿真引擎的Spectre AMS Designer,Voltus™-Fi定制化电源完整性解决方案,Innovus™设计系统,Quantus™寄生效应萃取解决方案和物理验证系统(PVS)。该流程提供以下内容: 前端设计:提供控角、统计和可靠性仿真; 电路和元件检查,以及模拟和混合信号仿真和验证管理。定制化布局设计:提供先进的电迁移和寄生感知环境,包括图形驱动布局和模组生成、线编辑器和引脚到主干的布线、符号置放、电子感知设计和压敏规则。后布局的寄生模拟和电迁移及电位降(EM-IR)分析与整合签核:包括寄生元件参数撷取,电路布局规则检查(DRC)和电路布局验证(LVS)检查。混合信号OpenAccess:在单个OpenAccess设计数据库上运行的Virtuoso和Innovus平台之间实现完全互动能力,使混合信号设计人员能够直接在Virtuoso环境内使用Innovus工具,且能无缝地执行数字区块的实作。Cadence公司定制IC与PCB部门产品管理副总裁Wilbur Luo表示:“Cadence与联华电子合作,提供了经28HPC+技术认证的AMS整合设计流程,该技术基于Cadence业界领先的定制化模拟/数字和签核以及验证平台。此认证推动了SoC设计的卓越性,使得联电的客户得以利用最先进的功能工具组,进行电路设计、性能与可靠性验证、自动布局以及区块和芯片整合,使他们能够在汽车、工业物联网和AI应用芯片设计上更有十足的把握。”联华电子量产就绪的28纳米HPC+工艺采用高介电系数/金属闸极堆叠技术,广泛支持各种元件选项,以提升弹性及符合效能需求,同时针对多样的产品系列,例如应用产品处理器、手机基带、Wi-Fi,数字电视/ 机上盒,毫米波等具备高介电系数/金属闸极堆叠及丰富的元件电压选项、内存单元组及降频/超频功能,有助于系统单芯片设计公司推出效能及电池寿命屡创新高的产品。联华电子矽智财研发暨设计支援处林子惠处长同时表示:“透过与Cadence的合作,结合Cadence AMS流程和联电设计套件,开发了一个全面而独特的设计流程,为我们在28纳米HPC +工艺技术的芯片设计客户提供可靠与高效的流程。凭借此流程的功能优势,提供用户详细说明,以利客户透过联华电子的流程提升生产力,可更快地将下一代的创新产品推向市场。”如需支持28纳米HPC +工艺技术的Cadence AMS流程的详细资讯,请点击阅读原文。 关于 CadenceCadence 公司致力于推动电子系统和半导体公司设计创新的终端产品,以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务,覆盖从半导体芯片到电路板设计乃至整个系统,帮助他们能更快速向市场交付产品。Cadence 公司创新的“智能系统设计” (Intelligent System Design)战略,将帮助客户开发出更具差异化的产品,无论是在移动设备、消费电子、云计算数据中心、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。 © 2019 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。Arm 和 Cortex 是 Arm 有限公司(或其子公司)在美国和/或其他地区的注册商标或商标。其他商标均为各自所有者的资产。 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈