Cadence设计解决方案认证支持TSMC SoIC先进3D芯片堆叠技术

Cadence全流程解决方案帮助用户规划、实现并分析基于多芯片与chiplet的先进IC封装 中国上海，2019年10月25日——楷登电子（美国Cadence公司，NASDAQ：CDNS）宣布，完整的集成化的Cadence 3D-IC先进封装集成流程已通过三星工艺认证，用于三星7LPP工艺的 MDI（多芯片集成）封装流程。该参考流程由Cadence与三星Foundry紧密合作开发而成，将为双方的客户提供面向3D多芯片封装设计的完整规划、实现和分析解决方案。如需进一步了解支持三星工艺 MDI封装技术的Cadence工具，请访问www.cadence.com/go/3dicspr。在单一封装中使用多芯片堆叠正成为移动设备、物联网和数据中心等领域的重要设计趋势。由于该技术可以将采用最优工艺制作的各种功能芯片快速、高效地集成进系统级封装（SiP），其应用领域正逐渐扩展至AI和5G市场。Cadence 3D-IC先进封装集成流程为用户提供了完整的分析、实现和物理验证功能套件，提供独一无二的早期系统级探索分析和针对高复杂度设计的3D签核解决方案。Cadence流程进行了针对性优化，使客户能够充分利用三星工艺MDI封装技术的优势，更快、更灵活地将新产品推向市场。“虽然设计规模和复杂度各不相同，双方的客户均可从这一全新的MDI流程获益。Cadence高度灵活的先进3D封装工具套件，帮助客户在单一封装中集成多种专用芯片和chiplet，实现针对目标应用的优化设计。”三星Foundry设计技术团队副总裁Jung Yun Choi表示。“Cadence与三星合作，为客户提供了针对系统级和复杂互联的精确、全面分析技术，帮助客户节约成本，缩短研发时间。”Cadence数字电路设计实现和签核工具以及IC封装和PCB分析工具均面向三星MDI技术进行了优化，确保多种芯片的无缝集成，包括Innovus™设计实现系统、Quantus™提取解决方案、Tempus™时序签核解决方案、Voltus™ IC电源完整性解决方案、OrbitIO™ 互联设计工具、SiP布局工具、Sigrity™ XtractIM™技术、Sigrity XcitePI™技术、Sigrity SystemSI™技术和Sigrity PowerDC™技术。 “这是我们与三星Foundry持续合作的成果，我们将继续为客户开发创新解决方案，”Cadence公司数字与签核事业部产品管理副总裁KT Moore表示。“Cadence和三星Foundry共同开发的3D无缝集成流程将助力客户在统一的环境中完成多芯片设计，以远胜以往的速度将复杂产品推向市场。”Cadence 3D-IC封装流程可助力客户迅速实现设计收敛，是Cadence“智能系统设计”战略的重要组成，帮助客户实现最优的先进工艺节点片上系统（SoC）设计。关于CadenceCadence 公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence 公司创新的“智能系统设计” （Intelligent System Design）战略，将帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算、数据中心、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。© 2019 Cadence Design Systems版权所有。在全球范围保留所有权利。Cadence，Cadence徽标和www.cadence.com/go/trademarks中列出的其他Cadence标志均为 Cadence Design Systems在美国和/或其他国家及地区的商标或注册商标。所有其他标识均为其各自所有者的资产。 来源：Cadence楷登