2020， DDR5大展身手之年

Cadence楷登

4小时前浏览3

Cadence技术博客 - Breakfast Bytes

作者：Paul McLellan, Cadence

就在最近，我与Cadence的存储器市场研究专家Marc Greenberg有过一次交流。尽管JEDEC DDR5标准尚在制定中，但Marc依旧认为：

2020年将是DDR5大展身手的一年。

因为DRAM每次更新换代都要耗费8-10年之久，所以他对DDR5即将迎来的发展非常激动。我们的首款7nm DDR5测试芯片2年前就已经问世，至今已在多家代工厂的多个工艺节点流片成功。

固定布局
工具条上设置固定宽高
背景可以设置被包含
可以完美对齐背景图和文字
以及制作自己的模板

⬆ 照片上是Cadence DDR5测试电路板。

DDR IP创造了世界多项第一：

世界首款7nm DDR5硅IP
世界首款7nm GDDR6硅IP
世界首款7nm LPDDR5硅IP

2018年5月份，我曾写过一篇介绍我们初代DDR5 IP与Micron DDR5 DRAM芯片成功运行的文章。尽管那已经是两年前的事情了，但由于JEDEC依旧尚未发布官方标准，DDR5的发展也比较有限；不过我们也不应忽略，IP和存储器已经可供使用，更多的系统也正在被设计出来。

我问过Marc，如何在标准尚未问世的时候开发测试芯片呢？

与JEDEC工作小组间的紧密合作是巨大的优势，我们也获得了标准制定的一手消息。Cadence可以提供控制器和PHY，能够预测最终标准制定完成前潜在的变化因素。在标准化早期，我们采纳了正在制定中的标准要素，与合作方共同开发早期版本的工作硅片。随着标准发布日期的临近，我们就愈加确认Cadence IP支持的DDR5设备可以完全符合标准。

Marc还告诉我，2020年将是出货量大增的一年。Cadence已经拥有数十款设计导入（design-in），由于内置DDR5的服务器实际出货量的增加，他预计DDR5出货量也将大幅上升。DDR5特别受到企业级、云计算和大数据应用的青睐。首批出货产品的速度是4800，相比之前提到的与Micron的实验项目高出了一个速率等级。4800只是一个开始，未来的速度一定会更快。上方图表描述了DDR技术更新到新一代技术的变化。值得注意的是代表Mobile DRAM这条红线，将增长至占据DRAM市场的半壁江山。

正如Marc所说的：DDR的速率采纳速度相对较慢，DDR4直到今年才提升到3200， DDR5是下一步的发展方向，速率也将大幅提升。4800大概会维持12-18个月，之后是5200，然后是5600。我们的DDR IP完全支持DDR5每12-18个月速率提升一级的演进步伐。

简单来讲，DDR5的目标是：

增加裸片容量的同时，克服时序方面的挑战。
解决保持时间的问题（利用片上ECC）
保持DRAM内核速度不变，提高IO速度。
每12-18个月提高一个速度等级

大数据运算类的应用，每个DDR通道需要512GB内存容量，DDR5使之成为可能。DDR4刚推出时，16Gb裸片可以说是天方夜谭，但现在只是稍有挑战，并非完全不可能。对于DDR5来讲，16Gb只是入门级的容量大小，后面还会有24Gb，甚至32Gb。

DDR5也非常适用于堆叠技术以扩展内存容量。其中一个是3D堆叠技术，另一个是LRDIMM技术。尽管LRDIMM仅占很小一部分市场，但对一些系统设计公司至关重要。

有了DDR5，我们可以实现256GB的DIMMs，如果每个通道两个插槽的话，就可以实现512GB的容量。不仅如此：

很多机器拥有8个DDR通道的处理器芯片，可以实现高达4TB的内存容量。100ns内用户可以访问该内存空间的任何一个字节。如果一个数据库索引是4TB，那么你可以想象它能支持的数据库有多大了——非常非常庞大。

关于Cadence

Cadence 在计算软件领域拥有超过 30 年的专业经验，是电子设计产业的关键领导者。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向消费电子、超大规模计算、5G通讯、汽车、航空、工业和医疗等最具活力的应用市场交付从芯片、电路板到系统的卓越电子产品。Cadence 已连续六年名列美国财富杂志评选的 100 家最适合工作的公司。

来源：Cadence楷登

Cadence与TSMC 、微软三方联手，利用云基础设施大幅缩短半导体设计的时序签核周期

内容提要Cadence与TSMC 、微软三方联合推出合作成果，在微软Azure云计算服务上，基于Cadence CloudBurst平台和TSMC工艺，使用Cadence签核解决方案为客户提供时序签核的加速路径云基础设施的可扩展性与可灵活分配的弹性算力，可以帮助客户在针对复杂的高阶工艺节点设计时，大幅提高设计生产力Cadence Quantus提取解决方案采用多角点提取，可以在64 CPUs环境下实现近线形扩展Cadence Tempus时序签核解决方案在150台设备上展现出优秀的可扩展性，以最短的提取周转时间（TAT）和提取方法将时序签核的设备成本降低2倍中国上海，2020年6月19日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日发布与TSMC 、微软的三方合作成果，该合作聚焦于利用云基础设施缩短半导体设计签核时间。此次三方合作中，客户可以在微软Azure Cloud云服务上通过Cadence CloudBurst™ 平台应用TMSC工艺技术，使用CadenceÒ Tempus™ 时序签核解决方案及Quantus™ 寄生提取解决方案，实现完整时序签核的快速路径。迁移至云端后，所有纵向市场的用户皆可免除本地的硬件部署限制，实现生产力的大幅提升。 “半导体设计师希望使用先进的工艺技术达到或超越功耗和性能需求，但越来越复杂的高阶工艺节点签核让本就紧张的产品开发进度难以满足，”TSMC公司设计基础设施管理部高级总监Suk Lee表示，“这次与微软和Cadence的共同合作，我们的云联盟充分发挥了Cadence时序签核解决方案在云端的可扩展性，帮助共同客户达成性能目标，加速创新硅产品的上市进度。”微软Azure硅、电子及游戏产品运营主管Mujtaba Hamid补充道，“微软Azure Cloud是半导体芯片设计与签核等高性能计算（HPC）应用的理想平台。我们非常期待与Cadence 、TSMC的客户展开合作，满足硅片设计的HPC需求，交付高质量产品，达成上市目标。”云端时序签核Cadence Tempus时序签核解决方案与Quantus提取解决方案都采用大规模并行架构，是云端使用的理想选择。基于独特的分布式签核技术，Tempus时序签核解决方案的云端应用已经通过了大规模TSMC高阶工艺节点流片的生产验证。“通过与TSMC和微软的持续合作，我们进一步简化了客户将Tempus时序签核解决方案和Quantus提取解决方案工作负载迁至云端的流程，并充分发挥可扩展解决方案的优势，”Cadence公司资深副总裁兼数字与签核事业部总经理腾晋庆博士表示，“面向新兴细分市场开发复杂设计的客户可以利用云基础设施简化设计流程，获得更大的竞争优势。”Cadence Tempus时序签核解决方案和Quantus提取解决方案是Cadence完整数字流程套件的组成部分，为客户提供实现设计收敛和更高可预测性的快速路径。CloudBurst平台为客户提供获取Cadence工具的快捷路径，是Cadence云产品的组成部分。Cadence数字全流程和Cadence Cloud产品系列支持Cadence智能系统设计™ 战略，助力客户实现片上系统（SoC）的卓越设计。关于CadenceCadence 在计算软件领域拥有超过 30 年的专业经验，是电子设计产业的关键领导者。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向消费电子、超大规模计算、5G通讯、汽车、航空、工业和医疗等最具活力的应用市场交付从芯片、电路板到系统的卓越电子产品。Cadence 已连续六年名列美国财富杂志评选的 100 家最适合工作的公司。© 2020 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。来源：Cadence楷登