业界首款汽车ASIL B(D)级认证，DSP IP面向汽车雷达、激光雷达及V2X应用

Cadence技术博客 - Breakfast Bytes作者：Paul McLellan, Cadence 就在最近，我与Cadence的存储器市场研究专家Marc Greenberg有过一次交流。尽管JEDEC DDR5标准尚在制定中，但Marc依旧认为：2020年将是DDR5大展身手的一年。因为DRAM每次更新换代都要耗费8-10年之久，所以他对DDR5即将迎来的发展非常激动。我们的首款7nm DDR5测试芯片2年前就已经问世，至今已在多家代工厂的多个工艺节点流片成功。固定布局 工具条上设置固定宽高背景可以设置被包含可以完美对齐背景图和文字以及制作自己的模板 ⬆ 照片上是Cadence DDR5测试电路板。DDR IP创造了世界多项第一：世界首款7nm DDR5硅IP世界首款7nm GDDR6硅IP世界首款7nm LPDDR5硅IP 2018年5月份，我曾写过一篇介绍我们初代DDR5 IP与Micron DDR5 DRAM芯片成功运行的文章。尽管那已经是两年前的事情了，但由于JEDEC依旧尚未发布官方标准，DDR5的发展也比较有限；不过我们也不应忽略，IP和存储器已经可供使用，更多的系统也正在被设计出来。我问过Marc，如何在标准尚未问世的时候开发测试芯片呢？与JEDEC工作小组间的紧密合作是巨大的优势，我们也获得了标准制定的一手消息。Cadence可以提供控制器和PHY，能够预测最终标准制定完成前潜在的变化因素。在标准化早期，我们采纳了正在制定中的标准要素，与合作方共同开发早期版本的工作硅片。随着标准发布日期的临近，我们就愈加确认Cadence IP支持的DDR5设备可以完全符合标准。 Marc还告诉我，2020年将是出货量大增的一年。Cadence已经拥有数十款设计导入（design-in），由于内置DDR5的服务器实际出货量的增加，他预计DDR5出货量也将大幅上升。DDR5特别受到企业级、云计算和大数据应用的青睐。首批出货产品的速度是4800，相比之前提到的与Micron的实验项目高出了一个速率等级。4800只是一个开始，未来的速度一定会更快。上方图表描述了DDR技术更新到新一代技术的变化。值得注意的是代表Mobile DRAM这条红线，将增长至占据DRAM市场的半壁江山。正如Marc所说的：DDR的速率采纳速度相对较慢，DDR4直到今年才提升到3200， DDR5是下一步的发展方向，速率也将大幅提升。4800大概会维持12-18个月，之后是5200，然后是5600。我们的DDR IP完全支持DDR5每12-18个月速率提升一级的演进步伐。简单来讲，DDR5的目标是：增加裸片容量的同时，克服时序方面的挑战。解决保持时间的问题（利用片上ECC）保持DRAM内核速度不变，提高IO速度。每12-18个月提高一个速度等级大数据运算类的应用，每个DDR通道需要512GB内存容量，DDR5使之成为可能。DDR4刚推出时，16Gb裸片可以说是天方夜谭，但现在只是稍有挑战，并非完全不可能。对于DDR5来讲，16Gb只是入门级的容量大小，后面还会有24Gb，甚至32Gb。DDR5也非常适用于堆叠技术以扩展内存容量。其中一个是3D堆叠技术，另一个是LRDIMM技术。尽管LRDIMM仅占很小一部分市场，但对一些系统设计公司至关重要。有了DDR5，我们可以实现256GB的DIMMs，如果每个通道两个插槽的话，就可以实现512GB的容量。不仅如此：很多机器拥有8个DDR通道的处理器芯片，可以实现高达4TB的内存容量。100ns内用户可以访问该内存空间的任何一个字节。如果一个数据库索引是4TB，那么你可以想象它能支持的数据库有多大了——非常非常庞大。 关于CadenceCadence 在计算软件领域拥有超过 30 年的专业经验，是电子设计产业的关键领导者。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向消费电子、超大规模计算、5G通讯、汽车、航空、工业和医疗等最具活力的应用市场交付从芯片、电路板到系统的卓越电子产品。Cadence 已连续六年名列美国财富杂志评选的 100 家最适合工作的公司。 © 2020 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。 来源：Cadence楷登