Cadence 孙晓阳：AI 大时代中的芯片设计验证挑战

7小时前浏览3

随着芯片设计愈发的复杂化，AI 技术不仅从需求方面推动芯片产业的发展，还在芯片设计的各个环节发挥着至关重要的作用。而在当下这个数据爆炸的时代，越来越高的算力需求也给 AI 芯片行业带来了诸多挑战。同时，电池效率、运行温度等终端产品的性能指标，也成为芯片设计商所必须权衡、考量的要素。在 GTIC 2020 AI 芯片创新峰会上，Cadence 公司验证事业部产品工程总监孙晓阳发表了主题为《AI 大时代中的芯片设计验证挑战》的演讲。

▲孙晓阳在 GTIC 2020 AI 芯片创新峰会上演讲

AI 芯片设计难在何处？
Cadence 如何破解难题？

从上图中我们不难看出，单一 AI 芯片其本身的设计复杂异常，从模拟、数字和混合信号到先进的工业节点，从数十亿门芯片的艰难实现到复杂的后期验证都是如此。但芯片设计的难度远远不止于此，因为当芯片应用到系统之中，芯片设计者还要考虑以芯片为中心的整个系统的设计，包括电磁、热分析、驱动程序、操作系统以及应用性能，这些因素都与系统整体性能有着密不可分的关系。此外，基于智能应用所带来的学习、感知算法、定制化用户体验，针对应用工作负载的计算优化等问题，都是芯片设计者所必须考量的。

孙晓阳表示：

面对芯片算力困境与芯片设计复杂度提升的难题，Cadence 已不再单点地看待芯片设计本身，而是在看到软硬协同需求的同时，积极引入 AI 算法来应对，以满足客户从芯片设计到智能应用全线产品的设计、验证需求。

从图中我们不难看出，在 AI 芯片设计领域，软件正发挥着至关重要的驱动作用。由于 AI 结构本身具有重复性、通用性的特征，软件与 PPA 的表现成为了芯片设计成功的关键。“在 AI 芯片设计流程上，软件越早介入，就越能够保证最后出来的芯片是成功的。”在谈及软件驱动的重要性时，孙晓阳这样说道。

三大平台，搞定芯片仿真验证难题

作为在 EDA 软件领域深耕数十年的企业，Cadence 提供并行逻辑仿真平台 Xcelium、硬件仿真加速平台 Palladium、基于 FPGA 的原型验证平台 Protium。因为三大平台的性能不同，应用场景也不尽相同，从功能上来划分，Xcelium 主要做 IP 的仿真评估，Palladium 面向 SoC 芯片的仿真验证，Protium 则可以使能完整系统的开发调试。

新一代 Xcelium 并行逻辑仿真平台相较上一代产品在性能上有很大提升，在 Cadence 最新发布的 AI-机器学习赋能技术的加持下，Xcelium 在验证的吞吐力上也得到了巨大的提升，能够使覆盖率收敛更快，达到 5 倍左右的速度提升。

孙晓阳在演讲中列举了 Xcelium ML 平台的最新使用案例：一家芯片公司在应用最新的 Xcelium ML 平台后，将完全随机回归运行中的周转时间速度提升 4 倍，达到原来产品 99% 的功能覆盖率。他表示：在仿真的过程中，机器学习算法去学习 case 和覆盖率之间的关系，从而创建一个模型，下次运行带着这个模型去跑，就能在更短的时间（比如 1/4、1/5 的时间），达到相当的覆盖率，从而缩短验证时间。

Palladium 和 Protium 这两款平台采用的是完全统一的前端编译软件与编译流程，芯片设计人员可以随时将产品设计在通过 Palladium 进行硬件仿真加速后，移植到 Protium 上进行基于原型的验证工作。虽然说这两款平台在编译软件与流程上属于一脉相传，但在核心上却不尽相同，Palladium 是基于 Cadence 自研 CPU 做出来的平台，而 Protium 是基于赛灵思的 FPGA 做出来的平台。

在谈及当下 AI、GPU 公司的具体需求时，孙晓阳表示：

当下许多 AI、GPU 开发公司都会有这样的需求，在进行 AI 或 GPU 的算法架构确认过程中，他们通常会采用 Cadence 的虚拟平台来建立一个虚拟 CPU、真实的 GPU 或 AI IP，快速的进行开发与评估。例如博世的 IP，很早的实现了软件的介入开发，英伟达的大型系统，当 Cadence 将 CPU 从 RTL 搬出来后，性能可以得到更大的提升。

Cadence：做好“关键性少数”
展望未来

何为“关键性”少数？

孙晓阳表示：两年前鲜有大众了解 EDA 具体代表着什么，发挥着什么样的作用。而短短的两年后，在半导体行业内的人们，每天都在谈论 EDA，其关键性毋庸置疑。但“少数”仍没有发展为“多数”，希望有越来越多的人投入到 EDA 产业中来，带来更多的选择。

如何做好“关键性少数”，仍然是 Cadence 所追求的目标。Cadence 在 AI 芯片先进制程领域，包括内存、DDR、HBM 等方面都紧追最新标准。在验证方面，Cadence 一直都有着相应的解决方案，今年已经跟进到 PCI6 这样的新标准。

在 SoC 系统上，除了用 Cadence 的 IP 外，设计人员还可以采用 Cadence System VIP 产品去模拟整个数据流，实现高质量的系统及分析的同时自动生成 test bench，大大降低了人工的时间。除此之外，Cadence 还有着企业级的解决方案，从计划实施到最后的覆盖率，能够全面满足跨地域团队验证的流程。拿调试部分来举例，在整个验证的过程中，调试占据着 70% 的时间。使用 Cadence 全新的 Indago Debug 平台，能够极大地提升调试的效率。

在芯片产业快速发展的当下，Cadence 仍在一丝不苟地完成“基础建设”的工作，为芯片开发者提供快速的计算平台。EDA 设计工具不断演进，在帮助提升芯片设计效率的同时，使得广大 IC 设计工程师在实现创新性的道路上不断前行。

关于 Cadence

Cadence 在计算软件领域拥有超过 30 年的专业经验，是电子设计产业的关键领导者。基于公司的智能系统设计战略，Cadence 致力于提供软件、硬件和 IP 产品，助力电子设计概念成为现实。Cadence 的客户遍布全球，皆为最具创新能力的企业，他们向消费电子、超大规模计算、5G 通讯、汽车、移动、航空、工业和医疗等最具活力的应用市场交付从芯片、电路板到系统的卓越电子产品。Cadence 已连续六年名列美国财富杂志评选的 100 家最适合工作的公司。

来源：Cadence楷登

ConnX B20 DSP助力提升汽车雷达/激光雷达性能高达10倍，5G通信性能提高30倍

更深的流水线和显著的指令集增强可以在低功耗的前提下提供更高的性能中国上海，2019年2月28日— 楷登电子（美国Cadence公司，NASDAQ：CDNS）今天宣布推出Cadence® Tensilica® ConnX B20 DSP IP，是ConnX家族性能最强的DSP产品。基于更深的流水线架构，ConnX B20 DSP为汽车和5G通信市场提供了更快、更节能的解决方案，包括新一代雷达、激光雷达、汽车对外界的信息交换（V2X）、用户设备（UE）/基础设施和物联网应用。随着大幅增强的指令集架构（ISA）和时钟速度的提高，与广泛使用的Tensilica ConnX BBE32EP DSP相比，ConnX B20 DSP可将处理部分通信处理链的速度提高达30倍，大部分雷达/激光雷达处理链速度提高达10倍。为了进一步扩展ConnX系列，Cadence推出了ConnX B10 DSP，它提供了ConnX B20 DSP一半的矢量宽度，用于需要较少并行性的应用。随着越来越多天线用于自主驾驶应用的高分辨率成像雷达，和5G移动设备和基础设施的出现，对处理能力的要求也大大提高。此外，消费/工业雷达、汽车V2X和5G物联网应用都需要低能耗处理解决方案。随着ConnX B20和B10 DSP的加入，ConnX家族在满足更高性能和低能耗的需求方面表现出色。ConnX B20 DSP与ConnX DSP系列其他产品（ConnX BBE16/32/64EP）的软件完全兼容，B20具有512位矢量宽度，最大128个MAC，每个周期可加载1024位数据，在16nm工艺下主频可达到1.4GHz或更高频率。这扩展了ConnX家族以服务于更广泛的性能需求。客户有多种算法加速选项来减少循环计数，包括支持本地复杂的更高精度32位定点操作（包括优化的MAC、FFT和FIR运算），或单精度/半精度矢量浮点（VFPU）运算（半精度为单精度的2倍吞吐量）。这种灵活性允许客户仅在需要时选择更高的精度。此外，扩展的VFPU选项支持复杂浮点运算，并在雷达处理链前端通常使用的相同矢量宽度下将实际浮点运算加倍。一些低比特率通信应用程序需要基于软件的无线电解决方案，通信选项可以加速前向纠错（FEC）。与目前流行的ConnX BBE32EP DSP相比，ConnX B20 DSP可选本机32位支持选项和更高的时钟频率，可提高大部分雷达/激光雷达处理链10倍的性能。通过时钟速率的提升和FEC加速选项，与ConnX BBE32EP DSP相比，ConnX B20 DSP可将部分通信处理链的速度提升30倍。ConnX B20和B10 DSP在保留现有架构和开发环境的同时，为客户提供了更高的性能和效率。客户可以快速优化应用的功耗、性能和面积（PPA）需求，在兼容ConnX DSP系列同时具有轻松的可扩展性和广泛的可配置性。此外，他们还可以使用高级编译器、调试和模拟工具以及优化的数学库和源代码应用程序示例来执行快速的软件开发。“自动驾驶需要高分辨率传感来识别在远处不同的物体。增加更多的天线可以提高雷达分辨率，这就需要相应地提高DSP的性能，” Linley Group资深分析师Mike Demler表示，“激光雷达系统需要具有足够高的分辨率，但对于今天广泛的部署来说太贵了。然而，随着算法和设计的成熟，新的固态实现正在改变这一现状，同时这也需要DSP具备一定的可编程性。随着信号功率需求的降低，5G基础设施和设备的推出将推动边缘设备的更高带宽、更低延迟和更低能耗，而且这些新设计要求在多个使用案例中具有更高的性能和可扩展性。Tensilica ConnX DSP已用于多种汽车传感器和通信应用，新的ConnX B20和B10 DSP提供了新一代设备所需的性能和能效水平。”“ArrayComm使用Cadence Tensilica ConnX BBE32EP DSP为4G LTE、CAT-M和NB IOT基站开发了物理层软件，”ArrayComm公司总裁Xin Huang表示，“我们发现ConnX DSP功能强大，效率高，特别是在矢量处理方面。我们期待着与Tensilica团队合作，将ArrayComm的5G PHY移植到最新的ConnX DSP上。”“新一代成像雷达和5G通信推动数据吞吐量呈指数级增长，” Cadence公司Tensilica IP事业部产品管理和营销高级总监Lazaar Louis说。“为了满足客户对高性能雷达和通信解决方案日益增长的需求，我们继续投入研发成功的ConnX DSP系列。我们的新ConnX B20和B10 DSP扩展了我们的可扩展、兼容的DSP范围，以更高的时钟速度和更优化的指令优化了复杂的数字处理，为客户提供升级现有雷达和应用设计的便利途径，以适应各种市场的雷达和通信应用中的现有设计。”关于CadenceCadence 公司致力于推动电子系统和半导体公司设计创新的终端产品，以改变人们的工作、生活和娱乐方式。客户采用 Cadence的软件、硬件、IP 和服务，覆盖从半导体芯片到电路板设计乃至整个系统，帮助他们能更快速向市场交付产品。Cadence 公司创新的“系统设计实现” （SDE）战略，可以从芯片-板级-系统级之上，帮助客户开发出更具差异化的产品，无论是在移动设备、消费电子、云计算、汽车电子、航空、物联网、工业应用等其他的应用市场。Cadence 公司同时被财富杂志评选为“全球年度最适宜工作的100家公司”之一。© 2019 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。来源：Cadence楷登