首页/文章/ 详情

深度观察 | Cadence 总裁 Anirudh Devgan:用机器学习破解芯片设计桎梏

7小时前浏览3


工具,对于人类而言,是技术进步的重要标识,是一切发展可能的开始,对于芯片这一高精尖科技型产业而言更是如此。


面对着系统、工艺和技术的复杂度大幅提升,从芯片的本源需求上出发,芯片设计产业目前正面临着“牵一发而动全身”的技术困境。EDA工具作为芯片设计流程中至关重要的一环,机器学习技术在该领域的广泛应用,将成为打破这一桎梏的重要动力。


机器学习引擎的引入,是否颠覆芯片设计未来?


 
   

   


先进工艺节点

所带来的芯片设计难题



 
芯片设计就是在解决不可回避且棘手问题的过程。从某些角度来说,芯片设计的每一个环节都可以被修改;但在现实中,每次细微的调整都可能导致不同的结果。对这个调整过程进行追溯的需求也是电子设计自动化(EDA)应运而生的原因,每位从事芯片设计分析的人员已经对这个过程的复杂度习以为常。

 
随着设计尺寸的增加,同时管理大量参数的难度也越来越高。大量参数间的相互作用意味着任何单一数值的变化都可能给预期的功耗、性能与面积(PPA)目标带来影响。

 

这个过程中的每一个步骤,我们都要使用专门的工具。在芯片设计相对没那么复杂的过去,每个步骤可以像接力赛一样线性按序完成。但随着更先进工艺节点的出现,需要考虑的参数大幅增加,每个决定都会互相影响,就像是在障碍物、天气、交通状况和其他因素全部风云变化的环境下跑一场比赛。


 
从线性到并行芯片设计流程的转变并不是随机,而是按需驱动的,复杂度的提高是催生这一需求的根源。市场要求厂家更快推出新产品只是一方面因素,对更小产品尺寸和更高功能性不断追求而带来的高水平集成则是另外一个原因。

 
芯片、模块和 PCB 板级的可配置性与灵活度越来越强,不管采用何种形式的组件都有专门的需求。我们可以简单地将其比作成对象导向的硬件设计,每个元件有独立的参数,每个参数皆在一定范围内可变,每个变量又会对整体设计产生多种影响。

 


机器学习加持下的 EDA 工具

数字化时代的高阶驱动因子



 
对一个系统中每个元件的每个参数的不同变量进行假设方案分析基本上是不可能的,但这恰恰就是我们希望 EDA 工具可以实现的,Cadence 基于机器学习引擎的数字全流程具备的可视化能力与这一诉求不谋而合。基于机器学习引擎的数字全流程,其意义远不仅仅是作为更好的综合和布局布线工具,它是数字和计算软件时代赋予我们的更高阶驱动因子。  

 
就像半导体行业与技术不断演进的这一客观规律一样,另一个愈发明显的现实就是过去无足轻重的环节和微小的问题,现在已经变为很大的问题且无法避免。理想世界在半导体设计中并不存在,就像 IC 设计工程师永远也无法忽视系统的热分析和管理、信号完整性等系统层参数。未经检查的系统参数出错概率是很高的。现在,系统的参数需要被更严密的考量,甚至本身就是设计的限制条件。

 


机器学习助力 EDA 工具

开启变革时代



 
现代化芯片设计团队需要随时关注的远不止系统本身,而系统分析也并不是简单的花时间就能完成的。这一问题只能采用类似分布式计算环境的方式解决,并且需要将 EDA 工具重新设计,以适合大规模并行架构的需求。EDA 工具开始采用机器学习(ML)让设计工程师松了口气。现在,机器学习已经开始承担参数检查任务,甚至深度参与系统设计。通过不间断的假设计算,机器学习可以在识别到潜在问题时向设计师及时发出预警。

 
所以,机器学习可以被用于实现前文提及的前瞻性预测,利用机器学习得到的方法学,可在设计流程早期即可推断出 PPA 结果。机器学习带来的变化是从最底层开始的颠覆,设计工具需要采用全新算法,且不仅需要支持机器学习本身,更要满足并发工作流程的需求。

 
这种彻底变革是将可部署化、可扩展化的工具流程用于 16nm 及更高阶工艺节点的大型设计的前提。如果要用一个词来提炼,我觉得是相关性,因为每个阶段的设计数据都是互相关联的。这一变化不是单纯的功能实现,它将对系统性能的方方面面和每个系统性能管理工具产生影响。数字全流程环境下,所有的工具都要互相配合。

 
实际上,这将可以重塑设计流程中的整个工作模式。流程中的很多工具已经开始利用机器学习能力来处理工具中产生的大量底层数据。分布在多个资源处理功能的通用和共享引擎的广泛使用,意味着高层级的设计数据在整个流程中拥有了更高的相关性。
来源:Cadence楷登
System电路信号完整性半导体通用航空汽车电子消费电子Cadence电气
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-01
最近编辑:7小时前
Cadence楷登
签名征集中
获赞 0粉丝 86文章 251课程 0
点赞
收藏
作者推荐

燧原科技使用Cadence Palladium Z1企业级仿真平台加速AI/ML片上系统验证

◆ ◆ ◆ ◆ Z1仿真加速平台帮助燧原科技将DFT测试周期的验证吞吐量提高5000倍 ◆ ◆ ◆ ◆ 中国上海,2020年8月26日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,燧原科技部署Cadence® Palladium® Z1企业级仿真平台加速验证,提高吞吐量,并对其人工智能(AI)和机器学习(ML)片上系统进行硅前硬件及软件协同验证。使用Palladium Z1平台,燧原每个可测性周期(DFT)的回归运行可节省最高570小时,DFT测试整体速度提高5000倍。Palladium Z1平台为燧原科技的设计团队提供了更高的生产力,助其满足快速发展AI/ML市场越来越高的上市需求。燧原将Palladium Z1平台用于其“邃思”人工智能训练芯片的验证,为基于云技术的AI训练平台提供快速、功耗效率更高的数据处理。为了节省周期时间,Palladium Z1平台助力燧原团队实现了硬软件协同验证,开发新的使用模型加速DFT工作负载。 “为了成功开发我们的AI 片上系统,我们需要一个可以有效应对大规模复杂设计和设计尺寸挑战的验证解决方案,并满足性能需求,符合紧张的产品上市时间,”燧原科技创始人兼COO张亚林先生表示,“Palladium Z1平台易于安装、管理和扩展,提高了设计团队的整体生产力,针对我们最新片上系统应用表现十分优异。”Palladium Z1企业级仿真平台是Cadence验证套件的组成部分,支持Cadence公司的智能系统设计(Intelligent System Design™)战略,助力实现片上系统的卓越设计。Cadence公司的验证套件由核心引擎和验证技术组成,可以提高设计质量,增加吞吐量,满足不同应用和细分市场的验证需求。 燧原科技专家现场详解,分享该验证合作的更多内容,就在CadenceLIVE China燧原科技的首席主管工程师任承志先生特邀技术案例分享: 基于Cadence Palladium Z1验证加速平台和虚拟JTAG方案,燧原科技开发了一套定制的硬件加速环境和调试工具,极大加速了对RTL和网表的仿真验证,从而在流片之前实现对测试向量和DFT / DFD逻辑的完备验证。 此外,还将有来自燧原科技的何永松及余金金带来他们的精彩演讲。届时,欢迎各位参与CadenceLIVE线上用户大会。 关于CadenceCadence 在计算软件领域拥有超过 30 年的专业经验,是电子设计产业的关键领导者。基于公司的智能系统设计战略,Cadence 致力于提供软件、硬件和 IP 产品,助力电子设计概念成为现实。Cadence 的客户遍布全球,皆为最具创新能力的企业,他们向消费电子、超大规模计算、5G通讯、汽车、航空、工业和医疗等最具活力的应用市场交付从芯片、电路板到系统的卓越电子产品。Cadence 已连续六年名列美国财富杂志评选的 100 家最适合工作的公司。 © 2020 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈