首页/文章/ 详情

向 SiP 过渡,EDA 大有可为!

7小时前浏览6
芯片设计可谓是人类历史上最细微也是最宏大的工程。它要求把上千亿的晶体管集成到不到指甲盖大小的面积上,这其中 EDA 工具的作用不可或缺。它于芯片设计就如同编辑文档需要的 Office 软件,是电子工程师设计电路、分析电路和生成电路的重要途径。


如今,在电子产品愈发小型化、集成化的趋势下,芯片正在从系统芯片(SoC)向系统级封装(SiP)的设计方法过渡,以往只在消费电子中应用的封装技术,现已逐渐渗透拓展至工业控制、智能汽车、云计算、医疗电子等诸多新兴领域。


对于 SiP 市场的迅速崛起,Cadence 公司产品市场总监孙自君在接受《半导体行业观察》采访的时候发表了自己的观点。


   


SiP 是趋势也是挑战


采用 SiP 的封装形式,固然满足了厂商对于产品集成化、开发成本以及研发周期之间的权衡,但同时也给芯片设计带来了全新的挑战。在这种情况下,如何简化 SiP 的设计过程将成为推动对系统级封装(SiP)芯片技术需求的关键能力。


从整体流程来看,SiP 于 EDA 而言,其最重要的影响是设计方法的改变。一个完整的设计流程与工具支持是简化产品开发工作的重要条件。因此,工具对于未来技术可扩展性、向下兼容性以及数据交换的标准化都是必要的考量点。


由于电子产品小型化、紧凑化需求迫切,工程师在进行芯片设计时,不再仅需要考虑电性设计,电与热的交互设计也要被重视,这包括了热感知设计方法,E-T Co-simulation 工具的使用。


Cadence 针对目前 SiP 设计方式所存在的固有局限性,提供了一套自动化、整合的、可信赖并可反复采用的工艺以满足无线和消费产品不断提升的性能需求。


标准化的商业模型

是 SiP 发展的前提


SiP 的封装形式对标准化提出了新的要求。与传统的硬 Hard IP layout 或 Soft IP netlist 相比,Chiplet 凭借更高的灵活度、更高性能以及更低的成本成为集成封装的最佳选择。


然而在设计方案中采用多个 Chiplet 进行布局和验证,这对于 IC 设计团队和封装设计人员来说都是不可忽视的难题。在这种情况下,扩展以支持多个 Chiplet 的设计工具和方法对于项目的成败变得举足轻重。


目前虽然已经有许多用 Chiplet 来构建和设计的产品,但是其中的大部分工作还是要依靠人工完成。也就是说在现在的条件下,几乎所有基于 Chiplet 的设计还都需要在垂直集成 IDM (垂直整合制造)的公司中完成。


而若想让基于 Chiplet 的架构向主流市场扩展,使 Chiplet 变得广泛可用,业界还需要制定一个标准化的商业模型,并且建立 Chiplet 标准的开发技术和设计文档编制。包括 I-O 间距、通信接口和相应的产业技术标准的适用性、low power/low BER、low latency 还有 Tool kit 与设计参考 PDK。


当设计一个系统级芯片时,传统的方法需要通过从不同的 IP 供应商中购买一些 IP,软核(代码)或硬核(版图),然后结合自研的模块,集成为一个 SoC,最后在某个芯片工艺节点上完成芯片设计和生产的完整流程。


而未来,这种基于标准化的 Chiplet 架构允许设计人员直接应用 IP,而无需考虑其不同的工艺节点或技术,如模拟、数字或混合信号。这意味着设计师可以专注于设计所带来的功能实现或价值提升。


EDA-SiP 产业的关键一环


设计与仿真流程的进一步融合将是产业抓住市场机会的重要先机。一套经过多个业界领先的厂商共同探讨的完整设计流程,将从数字 IC、模拟和混合信号设计、先进封装三个方向切入的设计体系。


目前在整个 IC 封装生态系统方面,几乎所有大型半导体代工厂都提供了先进封装的版本。这种通过采用参考流程和 PDK 的新方式可以用合理的成本推动新的产业的升级,为芯片封装市场打开了新的思路。


Cadence 自 2007 就已洞察到这一趋势,并推出了业界第一套完整的 3D IC 全流程设计工具,协助业界进行 3D IC 设计。当前已经有许多知名厂商借助 Cadence 所提供的 EDA 工具设计和制造的产品被广泛应用于消费电子领域。


随着全球电子化进程的开展,市场对于 SiP 封装需求必将呈现爆发式增长,而 EDA 工具作为芯片设计的重要工具,其在功能支持方面也亟待创新与迭代。


具体而言,Cadence 认为未来 EDA 工具的升级将围绕三个方面展开:


01

系统架构:设计规划,局部优化,全局最佳化、功能管理

02

设计互顶层 Netlist、布局规划、RDL、Interposer、Die Stackplanning and Layout

03

功能验证:On/off chip SI、PI、EM、IR、Electrical-Thermal、CMP、Step Height、Local Planarity、Physical Verificationand Test,and DRC


当然,作为业界领先的 EDA 企业,Cadence 也将顺应主流趋势,从产品性能出发,进一步帮助客户解决在芯片设计方面的难题,以加速产品上市时间。

来源:Cadence楷登
System电路半导体航空汽车电子消费电子芯片云计算ElectricCadence控制工厂Sigrity
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-01
最近编辑:7小时前
Cadence楷登
签名征集中
获赞 0粉丝 86文章 251课程 0
点赞
收藏
作者推荐

深度观察 | Cadence 总裁 Anirudh Devgan:用机器学习破解芯片设计桎梏

工具,对于人类而言,是技术进步的重要标识,是一切发展可能的开始,对于芯片这一高精尖科技型产业而言更是如此。面对着系统、工艺和技术的复杂度大幅提升,从芯片的本源需求上出发,芯片设计产业目前正面临着“牵一发而动全身”的技术困境。EDA工具作为芯片设计流程中至关重要的一环,机器学习技术在该领域的广泛应用,将成为打破这一桎梏的重要动力。机器学习引擎的引入,是否能颠覆芯片设计未来? 先进工艺节点所带来的芯片设计难题 芯片设计就是在解决不可回避且棘手问题的过程。从某些角度来说,芯片设计的每一个环节都可以被修改;但在现实中,每次细微的调整都可能导致不同的结果。对这个调整过程进行追溯的需求也是电子设计自动化(EDA)应运而生的原因,每位从事芯片设计分析的人员已经对这个过程的复杂度习以为常。 随着设计尺寸的增加,同时管理大量参数的难度也越来越高。大量参数间的相互作用意味着任何单一数值的变化都可能给预期的功耗、性能与面积(PPA)目标带来影响。 这个过程中的每一个步骤,我们都要使用专门的工具。在芯片设计相对没那么复杂的过去,每个步骤可以像接力赛一样线性按序完成。但随着更先进工艺节点的出现,需要考虑的参数大幅增加,每个决定都会互相影响,就像是在障碍物、天气、交通状况和其他因素全部风云变化的环境下跑一场比赛。 从线性到并行芯片设计流程的转变并不是随机,而是按需驱动的,复杂度的提高是催生这一需求的根源。市场要求厂家更快推出新产品只是一方面因素,对更小产品尺寸和更高功能性不断追求而带来的高水平集成则是另外一个原因。 芯片、模块和 PCB 板级的可配置性与灵活度越来越强,不管采用何种形式的组件都有专门的需求。我们可以简单地将其比作成对象导向的硬件设计,每个元件有独立的参数,每个参数皆在一定范围内可变,每个变量又会对整体设计产生多种影响。 机器学习加持下的 EDA 工具数字化时代的高阶驱动因子 对一个系统中每个元件的每个参数的不同变量进行假设方案分析基本上是不可能的,但这恰恰就是我们希望 EDA 工具可以实现的,Cadence 基于机器学习引擎的数字全流程具备的可视化能力与这一诉求不谋而合。基于机器学习引擎的数字全流程,其意义远不仅仅是作为更好的综合和布局布线工具,它是数字和计算软件时代赋予我们的更高阶驱动因子。 就像半导体行业与技术不断演进的这一客观规律一样,另一个愈发明显的现实就是过去无足轻重的环节和微小的问题,现在已经变为很大的问题且无法避免。理想世界在半导体设计中并不存在,就像 IC 设计工程师永远也无法忽视系统的热分析和管理、信号完整性等系统层参数。未经检查的系统参数出错概率是很高的。现在,系统的参数需要被更严密的考量,甚至本身就是设计的限制条件。 机器学习助力 EDA 工具开启变革时代 现代化芯片设计团队需要随时关注的远不止系统本身,而系统分析也并不是简单的花时间就能完成的。这一问题只能采用类似分布式计算环境的方式解决,并且需要将 EDA 工具重新设计,以适合大规模并行架构的需求。EDA 工具开始采用机器学习(ML)让设计工程师松了口气。现在,机器学习已经开始承担参数检查任务,甚至深度参与系统设计。通过不间断的假设计算,机器学习可以在识别到潜在问题时向设计师及时发出预警。 所以,机器学习可以被用于实现前文提及的前瞻性预测,利用机器学习得到的方法学,可在设计流程早期即可推断出 PPA 结果。机器学习带来的变化是从最底层开始的颠覆,设计工具需要采用全新算法,且不仅需要支持机器学习本身,更要满足并发工作流程的需求。 这种彻底变革是将可部署化、可扩展化的工具流程用于 16nm 及更高阶工艺节点的大型设计的前提。如果要用一个词来提炼,我觉得是相关性,因为每个阶段的设计数据都是互相关联的。这一变化不是单纯的功能实现,它将对系统性能的方方面面和每个系统性能管理工具产生影响。数字全流程环境下,所有的工具都要互相配合。 实际上,这将可以重塑设计流程中的整个工作模式。流程中的很多工具已经开始利用机器学习能力来处理工具中产生的大量底层数据。分布在多个资源处理功能的通用和共享引擎的广泛使用,意味着高层级的设计数据在整个流程中拥有了更高的相关性。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈