GF 22FDX 平台和 Cadence 数字全流程使用的自适应体偏置技术让 IoT、语音处理和永远在线传感器融合型 SoC 拥有更高的能源效率和更优的 PPA 目标
中国上海,2021 年 3 月 26 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布,与 GLOBALFOUNDRIES®(GF®)合作在 GF 22FDX™ 平台开发的 Cadence® Tensilica® 测试芯片成功流片。
这一设计采用了以自适应体偏置技术(ABB)为基础 IP 的 Cadence 数字全流程,以及广泛使用的 Cadence Tensilica HiFi 5 和 Fusion F1 DSP,两系列产品皆为 IoT、语音处理及永远在线传感器融合等高增长市场的理想选择。该测试芯片的各项参数结果符合预期,且拥有超低功耗和电压。
Tensilica HiFi 5,Fusion F1 DSPs 和数字全流程支持 Cadence 广泛的智能系统设计(Intelligent System DesignÔ)战略,助力实现 SoC 卓越设计。
GF 的 22 FDX 平台解决方案已经在单芯片无线射频(RF)和混合信号 SoC 等多项应用获得市场验证,同时也是 Tensilica IP 的理想搭配。Tensilica HiFi 5 DSP 是人工智能(AI)语音和音频处理性能的领导者,是数字助理、车载娱乐系统和其它语音控制产品的理想选择。Tensilica Fusion F1 DSP 可以高效地运行窄带通讯协议标准,这能够与典型的 IoT 通讯相结合,包括低功耗蓝牙、Thread 和 Zigbee、Wi-Fi 及全球卫星定位系统(GNSS)。
数字全流程采用统一的设计实现、时序签核及电压降签核引擎,提供增强的签核收敛,减少设计余量和迭代次数,拥有更优化的功耗、性能和面积(PPA)和更高的吞吐量。
Cadence 全流程与签核平台通过物理、时序及可靠性目标设计的同时收敛来增强签核性能。针对希望在同一 22FDX 芯片上结合数字、RF、混合信号和定制 IC 设计的工程师,GF 提供了基于 Cadence 混合信号 OpenAccess 的工艺设计包(PDK)以助客户提高生产力。
被用于在 GF 22FDX 平台流片的 Cadence 数字流程包括:Genus™ Synthesis Solution 综合解决方案、Innovus™ Implementation System 设计实现系统、针对设计实现的 Modus DFT Software Solution 解决方案、Tempus™ Timing Signoff Solution 时序签核解决方案、Tempus ECO Option、Quantus™ Extraction Solution 以及面向完整时序和电源签核的 Voltus™ IC Power Integrity Solution 电源完整性解决方案。
得益于高性能、低功耗和广泛的功能集成能力,工程师和创新公司可以将 GF 的差异化 22FDX 平台作为 IoT、可穿戴设备、边缘 AI 和其它应用领域的理想选择。